网站首页

四位动态数码管显示数字时钟的分位和秒位。工具：Quartus ii 6.0 语言：VHDL...

于 2023-08-13 发布文件大小:187.16 kB

 0  57

下载积分: 2 下载次数: 1

我要下载

代码说明：

四位动态数码管显示数字时钟的分位和秒位。工具：Quartus ii 6.0 语言：VHDL-4 shows the number of dynamic digital tube digital clock and seconds bit. Tools: Quartus ii 6.0 Language: VHDL

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

VerilogHDL_advanced_digital_design_code_Ch4
Verilog HDL 高级数字设计源码 _chapter4(Advanced Digital Design Verilog HDL source _chapter4)

2007-11-27 10:10:43下载

积分：1
数字时中（VHDL）
数字时中（VHDL）-Numbers in (VHDL)! ! ! ! ! ! ! ! ! ! ! ! ! ! ! !

2022-03-14 04:30:43下载

积分：1
基于FPGA的六路抢答器
设计一个可供6组参赛选手使用的抢答器，具体要求如下：1) 可容纳6组参赛者的数字智能抢答器，每组设置一个抢答按钮供抢答者使用；2) 电路具有第一抢答信号的鉴别和锁存功能；3) 设置计分电路4) 设置犯规电路。顶层设计使用图形模块连线搭建，顶层功能模快均使用VHDL语言编写

2023-01-01 02:30:03下载

积分：1
10 0M以太网MAC
ethernet 10 0M MAC-ethernet MAC 10,100 M

2022-08-18 16:38:53下载

积分：1
UBlaster
USB Blaster full production data

2011-06-17 16:03:28下载

积分：1
GFverilog-hdl
伽罗华域的乘法器的设计，使用有限域设计乘法器(Galois field multiplier design, the use of finite field multiplier design)

2011-05-01 13:19:22下载

积分：1
16个VHDL 编程实例
本文件夹包含了16个VHDL 编程实例，仅供读者编程时学习参考。一、四位可预置75MHz -BCD码（加减）计数显示器（ADD-SUB）。二、指示灯循环显示器（LED-CIRCLE) 三、七人表决器vote7 四、格雷码变换器graytobin 五、1位BCD码加法器bcdadder 六、四位全加器adder4 七、英语字母显示电路 alpher 八、74LS160计数器74ls160 九、可变步长加减计数器 multicoun

2022-06-19 01:26:50下载

积分：1
TOPSWITCH
TOPSWITCH-Ⅱ系列芯片在功率集成开关电源中应用的研究-TOPSWITCH-Ⅱ series of chips in the power switching power supply in the application of integrated research

2022-04-27 21:12:27下载

积分：1
FPGA源代码
FPGA部分源代码，关于dsp48的应用，从一本很好的书上下的

2023-06-23 15:05:04下载

积分：1
shumaguan
一个数码管的驱动开发程序，程序完备，可以直接使用，在开发板上使用时注意改变引脚(A digital control of the driver development program, the program is complete, can be used directly, when used in the development of attention to change the pin board)

2011-02-15 16:46:47下载

积分：1

696518资源总数
104297会员总数
29今日下载

四位动态数码管显示数字时钟的分位和秒位。工具：Quartus ii 6.0 语言：VHDL...

0 个回复

热门标签

热门下载