-
freeDev数字应用开发板中的七段数码管的IP核的verilog实现
freeDev数字应用开发板中的七段数码管的IP核的verilog实现-freeDev digital application development boards in the seven-segment digital tube of the IP core implementation of the verilog
- 2022-01-31 19:57:07下载
- 积分：1
-
5.7
设计一个简单的FIR滤波器，并按要求确定滤波器的系统函数。(Design a simple FIR filter, and determine the filter according to the requirement of system function.)
- 2015-04-17 18:26:49下载
- 积分：1
-
犯错
KX_DVP3F型FPGA应用板/开发板（全套）包括：
CycloneII系列FPGA EP2C8Q208C8 40万们，含20M-270MHz锁相环2个。
RS232串行接口；VGA视频口
高速SRAM 512KB。可用于语音处理，NiosII运行等。
配置Flash EPCS2， 10万次烧写周期 。
isp单片机T89S8253：MCS51兼容单片机，12KB在系统可编程Flash ROM，10万次烧
写周期；2KB在系统可编程EEPROM，10万次烧写周期；2.7V-5.5V工作电压；0-24MHz
工作时钟；
2数码管显示器、20MHz时钟源（可通过FPGA中的锁相环倍频）；
液晶显示屏（20字X4行）；
工作电源5V、3.3V、1.2V混合电压源，良好电磁兼容性主板。
配套示例程序、资料、编程软件光盘等。
4X4键盘，4普通按键，8可锁按键，8发光管
BlasterMV编程下载器和并口通信线，可完成FPGA编程下载和isp单片机的编程。KX_DV3F开发板的源程序-err
- 2022-02-10 08:39:49下载
- 积分：1
-
VHDL USB2.0接口源码,内有说明,详细.
VHDL USB2.0接口源码,内有说明,详细.-VHDL USB2.0 interface source code, which is described in detail.
- 2022-04-29 19:53:42下载
- 积分：1
-
fpga数码管显示
让你EJ疼没人开门吗维护和输入热火男的竟然也可以看看一份心疼你身边女人很多好的主人你让他愤怒和难题太难太难太难输入你的人难道她和他人的烦恼的童年听到她赫然发红包少年人反而能认识的男人的法人俄方的人体内
- 2023-01-03 09:40:17下载
- 积分：1
-
基于fpga的信号发生器DDS
说明： 基于fpga的信号发生器，通过调整按键可以生成正弦波，方波，三角波，锯齿波(Sine wave, square wave, triangular wave, sawtooth wave)
- 2020-07-19 21:21:12下载
- 积分：1
-
数字时钟的VHDL语言描述，具有高精度，控制性能良好
数字时钟的VHDL语言描述，具有高精度，控制性能良好-Digital Clock description of the VHDL language, with high precision and good control performance
- 2022-03-23 07:25:11下载
- 积分：1
-
cordic_verilog
cordic算法的verilog 语言实现，注释详细，资料齐全，实现了cordic算法的各个功能，可以计算正余弦(cordic algorithm verilog language, detailed notes, and complete information)
- 2020-06-29 16:20:02下载
- 积分：1
-
rs485_uart
说明： fpga的RS485代码,非常容易，适合学习(the code of rs485 in fpga, very easy,suitable for learning)
- 2019-07-11 14:24:54下载
- 积分：1
-
bark_filter_banks
自写的巴克频带滤波器组代码，生成频带滤波器组。内涵debug：输出生成的滤波器(Barker band filter bank code that generates band filter bank. Connotation debug: output generated filter)
- 2013-08-26 13:55:18下载
- 积分：1
