-
03-verilog-11
Verilog reference book
- 2015-02-06 09:03:48下载
- 积分：1
-
Altera-FPGA_CPLD-design-Advanced
《Altera FPGA_CPLD设计 高级篇》详细介绍FPGA应用于高级特性，LogicLock设计，时序约束，设计优化，高级工具及系统级设计技术，是深入学习FPGA的重要材料(" Altera FPGA_CPLD advanced part design" details FPGA used in advanced features, LogicLock design, timing constraints, design optimization, system-level design tools and advanced technology, in-depth study is an important material for FPGA)
- 2017-03-08 19:47:32下载
- 积分：1
-
一个两位数0-99升降计数器Verilog
这是一个0上下计数器的设计是为了在FPGA显示一七段显示的数字代码。这里的二七段已被编程代码中以这样的方式，他们可以显示0-99的数字。UD控制信号用于控制是否反会上升或下降取决于价值。&；nbsp；
- 2022-09-01 21:25:03下载
- 积分：1
-
CRC
10G网络 CRC-32 CRC-64计算代码(10G Network CRC-32 CRC-64 Computing Code)
- 2020-06-22 19:20:01下载
- 积分：1
-
MotorV2
基于PID 控制算法的直流电机控制，输出PWM波，很容易用(motor control)
- 2011-04-21 23:48:06下载
- 积分：1
-
cmp
VHDL code comparator
- 2012-06-26 18:50:52下载
- 积分：1
-
FPGA DDS
使用DE2实现DDS，步骤简单，配置管脚可自查看(Using DE2 to realize DDS, the steps are simple and the pins can be self-checked.)
- 2020-06-23 10:00:01下载
- 积分：1
-
dds32_1
说明： 频率合成器实例模块设计。频率分辨率为32位DDS的VHDL程序(Frequency synthesizer module design example. 32-bit DDS frequency resolution of the VHDL program)
- 2011-04-14 13:45:22下载
- 积分：1
-
基于FPGA的 图像边缘检测 的相关代码和仿真图
基于FPGA的 图像边缘检测 的相关代码和仿真图
- 2023-01-18 02:40:03下载
- 积分：1
-
FPGA_OV5640_VGA_DDR3_code
说明： 基于OV5640摄像头的视频图像传输存储以及读取。供大家参考。(Video image transmission, storage and reading based on ov5640 camera. For your reference.)
- 2021-03-06 15:39:30下载
- 积分：1
