登录
首页 » VHDL » 并串转换

并串转换

于 2023-06-03 发布 文件大小:1.52 kB
0 117
下载积分: 2 下载次数: 1

代码说明:

利用VHDL语言实现并串转换过程。利用VHDL语言实现并串转换过程。利用VHDL语言实现并串转换过程。利用VHDL语言实现并串转换过程。利用VHDL语言实现并串转换过程。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 语言和 vhdl 文件
    库 ieee ; 使用 ieee.std_logic_1164.all ; 使用 ieee.std_logic_arith.all ; 使用 ieee.std_logic_unsigned.all ; 实体三叶因子 1 是 端口 ( 赤  角: 在 std_logic ; rst: 在 std_logic ; q1: std_logic 出) ; 结束三叶因子 1 ; 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2023-07-03 16:30:03下载
    积分:1
  • usb2lpt
    German REAL LPT! USB2LPT
    2012-08-05 03:33:40下载
    积分:1
  • RAM控制的VHDL实现 真的很有用
    RAM控制的VHDL实现 真的很有用 -VHDL implementation of the RAM control true true useful useful
    2023-09-01 03:40:03下载
    积分:1
  • Decimal precision counts, classic written, easy learning and reference for all t...
    十进制精确计数,经典写法,便于学习与参考,供大家分享-Decimal precision counts, classic written, easy learning and reference for all to share
    2022-03-24 02:37:10下载
    积分:1
  • sph-original-codes
    SPH的原始代码,希望可以帮到大家啊关于模拟poiseuille的(simulate poiseuille fuild)
    2020-10-22 10:27:23下载
    积分:1
  • fdd
    按键消抖,对时钟沿计数决定是否将bin值给内部的按键值。(Debounced buttons, whether on the edge of the clock count within the bin value to the key value.)
    2011-11-08 14:34:08下载
    积分:1
  • Image-Interpolation-Algorithm
    文档包括双线性插值算法和最近邻域算法的详细介绍,以及算法的相关计算。(Documentation includes bilinear interpolation algorithm and the nearest neighbor algorithm which is described in detail, as well as algorithms related calculations.)
    2020-06-30 21:40:01下载
    积分:1
  • 4锁,移位,可以设置和更改您的密码。
    四位密码锁,移位显示,可以设置和更改密码。-4 lock, shift, it can be set up and change your password.
    2023-05-03 17:05:04下载
    积分:1
  • Study_Test
    实现简单的硬件加法器、除法器,实现源码文中注释(Realize simple hardware adder and divider, realize source code)
    2020-06-21 05:20:01下载
    积分:1
  • FPGA将从CY7C68013读到的数写入SRAM
    FPGA将从CY7C68013读到的数写入SRAM-FPGA will read a few CY7C68013 write SRAM
    2022-04-09 09:00:14下载
    积分:1
  • 696518资源总数
  • 104305会员总数
  • 11今日下载