登录
首页 » VHDL » Study_Test

Study_Test

于 2020-06-21 发布 文件大小:4KB
0 69
下载积分: 1 下载次数: 0

代码说明:

  实现简单的硬件加法器、除法器,实现源码文中注释(Realize simple hardware adder and divider, realize source code)

文件列表:

complex_divider.v, 3081 , 2019-03-23
serial_multplier.v, 4180 , 2019-03-21
simple_divider.v, 4176 , 2019-03-23
clk_div3.v, 3922 , 2019-03-21

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696518资源总数
  • 104297会员总数
  • 29今日下载