登录
首页 » Verilog » PCIE_DM

PCIE_DM

于 2023-05-27 发布 文件大小:11.23 MB
0 213
下载积分: 2 下载次数: 2

代码说明:

此代码带实现PCIE RC端的RTL代码,详细的描述了RC端是如何工作的,工作性质基本与EP端类似。通过类似于网络中的包进行数据的接收与发送。 包含RTL代码和详细的文档说明。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ch3ex
    部分组合逻辑数字电路的VHDL代码,包含必要的功能描述(Some combinational logic digital circuits VHDL code, containing the necessary functional description)
    2009-01-31 21:26:34下载
    积分:1
  • 程序
    说明:  传感器是一种检测装置,能感受到被测量的信息,并能将感受到的信息,按一定规律变换成为电信号或其他所需形式的信息输出,以满足信息的传输、处理、存储、显示、记录和控制等要求(Sensor is a kind of detection device, which can sense the measured information and transform it into electrical signal or other required information output according to certain rules to meet the requirements of information transmission, processing, storage, display, recording and control.)
    2020-06-18 22:00:01下载
    积分:1
  • LVDS_RX
    说明:  lvds_rx IP核硬件设计代码,使用时注意LVSD_RX模块的延时参数的设置,3.5倍时钟相位的设置(Lvds IP core hardware design code, when using the attention LVSD module delay parameter settings, 3.5 times the clock phase settings)
    2021-04-26 11:38:45下载
    积分:1
  • EDA设计数字频率计
    这是用verilog语言编写的可变量程数字频率计程序,可选择不同量程,下载到FPGA后现象正确。This is the Verilog language with a variable range digital frequency program, can choose a different range, download to the FPGA after the correct phenomenon。
    2022-10-14 18:00:03下载
    积分:1
  • Sdram 控制器
    在 verilog 代码 sdram 控制器. 在 first.rar-- matlab 代码是在 first.rar 为接收器分布给出了在 MATLAB 文件 clockTreeAssignment.m 中找到零偏差时钟直线树。 发现从根源到汇的延迟 (时钟延迟)。使用埃尔莫尔延迟-model(i.e no need to do SPICE simulation) 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-07-04 18:19:05下载
    积分:1
  • src
    yuv444 与yuv422相互转换verilog语言(yuv444 to yuv422)
    2021-01-20 14:38:41下载
    积分:1
  • PWM
    说明:  脉冲宽度调制,VHDL代码编写,包括QUARTUSII和MODELSIM工程以及testbench(Pulse width modulation, VHDL coding, including QUARTUSII and ModelSim engineering and Testbench)
    2020-11-26 09:49:31下载
    积分:1
  • fifo
    说明:  FPGA的fifo与dsp的emif接口测试程序(EMIF interface test program for FIFO and DSP of FPGA)
    2020-12-03 16:59:25下载
    积分:1
  • AHB DMA verilog
    兼容AMBA 2.0 的DMA源码,具有两个MASTER, 一个SLAVE,通道可配。超级经典的电路结构,可以学习或直接使用,经过验证的。
    2022-03-16 20:13:09下载
    积分:1
  • AWGN_VerilogDesign-master
    加性高斯白噪声生成的VERILOG实现,包含所有的testbench文件。可直接使用(Additive white gaussian noise generated VERILOG realized, including all testbench files. Can be used directly)
    2021-01-14 19:18:46下载
    积分:1
  • 696518资源总数
  • 105678会员总数
  • 22今日下载