登录
首页 » VHDL » 3-8译码器实验

3-8译码器实验

于 2023-05-23 发布 文件大小:148.56 kB
0 47
下载积分: 2 下载次数: 1

代码说明:

3-8译码器实验,用三个拨码开关控制8个LED中某一个点亮

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • ulpi_port
    ULPI UTMI conversion
    2015-03-12 14:59:25下载
    积分:1
  • hdmi_demo
    hdmi 视频编解码输入输出模块,verilog实现(hdmi encoder and decoder in verilog.)
    2020-07-28 17:08:41下载
    积分:1
  • 基于VHDL的抢答器程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用
    基于VHDL的抢答器程序,包含完整的源代码,锁脚文件以及下载文件,可直接下载使用-Answer Based on the VHDL program, including complete source code, locking pin, as well as download files documents can be directly downloaded using
    2022-01-23 10:40:11下载
    积分:1
  • AD9226 fpga
    希望有用。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
    2022-04-24 05:02:21下载
    积分:1
  • 印制线路板设计经验点滴
    印制线路板设计经验点滴-Printed Circuit Board Design Experience
    2022-04-09 19:37:37下载
    积分:1
  • FPGA-PID
    基于FPGA设计的一个PID控制系统,完成对物体检测和运动控制;直流电机和步进电机驱动模块是可选的。(PID control system based on FPGA: Objection detection, movement control, motor driver is optional)
    2018-03-08 23:01:30下载
    积分:1
  • USB_GPIF-II
    fpga模拟两路视频,简单拼接后,经过GPIF II接口传出给cy2014,测试usb的吞吐量(fpga generate two lane video, and transmit them through GPIF II interface. test cy2014)
    2017-06-02 18:50:04下载
    积分:1
  • fifoi
    基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码,深度可控(Based on the Xilinx Vertex2 can be integrated 2048x10-bit read and write can control the FIFO module source code, the depth of controllable)
    2008-12-19 00:17:51下载
    积分:1
  • Booth Algorithm Based Squarer Design
    设计一个8位有符号数字平方器。平方器将接收操作数B,一个8位有符号数。新兴市场;
    2022-04-06 14:59:44下载
    积分:1
  • FIRDF_design
    FIR带通、带阻滤波器设计,需要输入截止频率以及容许偏差。(FIR band pass and band stop filter design)
    2020-09-28 15:17:44下载
    积分:1
  • 696518资源总数
  • 104432会员总数
  • 16今日下载