-
MAX5250_Serial
对MAX5250芯片进行控制，实现DA转换输出。(Controlling MAX5250 Chip)
- 2019-06-27 14:19:36下载
- 积分：1
-
DDS
DDS的VHDL源代码，是数字QPSK调制解调中的重要组成部分。(DDS of the VHDL source code, the number of QPSK modulation and demodulation is an important part.)
- 2007-12-11 16:26:33下载
- 积分：1
-
cmp
VHDL code comparator
- 2012-06-26 18:50:52下载
- 积分：1
-
55593402DDS_vhdl
DDS分频实现，全部代码的完整过程，包括截图等(DDS divider to achieve the complete process of all the code)
- 2013-05-15 16:49:55下载
- 积分：1
-
CY7C68013A_board_test
该资料基于FPGA实现USB2.0的高速传输，即CY7C68013A芯片的数据传输，包括FPGA与上位机之间数据的相互传输，CY7C68013A的传输速率最高可达480M/S。(The FPGA-based high-speed data transmission USB2.0, that CY7C68013A chip data transmission, including the mutual transmission of data between the FPGA and the host machine CY7C68013A transfer rate up to 480M/S.)
- 2020-08-24 21:48:15下载
- 积分：1
-
PipelineCPU
Quartus II 7.2环境中，采用硬件描述语言VHDL独立完成了基于MIPS指令集的32位RISC处理器的逻辑设计(quartusII mips pipeline 32bit cpu design)
- 2010-05-26 16:51:42下载
- 积分：1
-
流水线设计是高速电路设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤，而且整个数据处理是“单流向”的，即没有反馈或者迭代运算，前一个步骤的输出是下一...
流水线设计是高速电路设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤，而且整个数据处理是“单流向”的，即没有反馈或者迭代运算，前一个步骤的输出是下一个步骤的输入，则可以考虑采用流水线设计方法来提高系统的工作频率。-see up
- 2022-01-26 03:01:24下载
- 积分：1
-
简易cpu的设计
计算机组成原理的课程设计作业，用vhdl语言写了一个简易的cpu，包括寄存器，存储器等原件，完全用代码写成，没有直接用原件去连接，有助于我们很好的学习vhdl。 这是一个cpu的连接代码，并没有各种原件的代码 ，因为各个原件代码很简单就没上传
- 2022-03-12 07:35:18下载
- 积分：1
-
Verilog代码。注册成功，对FPGA的使用标准单元库…
verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.-Verilog code. Certified success, as a standard cell library for the use of FPGA designers.
- 2022-06-15 14:54:08下载
- 积分：1
-
GF_2_m_域乘法器的快速设计及FPGA实现，对于rs编翼码的理解和设计有帮助...
GF_2_m_域乘法器的快速设计及FPGA实现，对于rs编翼码的理解和设计有帮助-Domain multiplier GF_2_m_ rapid design and FPGA realization for rs wing made the understanding of code and design has helped
- 2022-04-25 05:12:28下载
- 积分：1
