登录
首页 » VHDL » 八线-三线优先编码器

八线-三线优先编码器

于 2023-05-02 发布 文件大小:25.59 kB
0 38
下载积分: 2 下载次数: 1

代码说明:

基本的操作代码,a0-a7是八个信号输入端,a7的优先级最高,a0的优先级最低,当a7输入低电平0时,其他输入无效,编码输出y2y1y0=111;如果a7无效,而a6有效,则y2y1y0=110;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 一种使用modelsim6简单的解码程序
    A program for a simple decoder using ModelSim6
    2022-02-06 04:44:14下载
    积分:1
  • Testsystem for i2c controller
    -- State machine for reading data from Dallas 1621 -- -- Testsystem for i2c controller--- State machine for reading data from Dall as 1621---- Testsystem for i2c controller
    2022-06-17 11:26:02下载
    积分:1
  • This is what I did do a UART transmitter when the source and hope for all of us.
    这是我做UART时候做的一个发送器的源码,希望对大家有用。-This is what I did do a UART transmitter when the source and hope for all of us.
    2022-03-25 00:51:09下载
    积分:1
  • AD7606URAT
    Verilog实现高速AD7606数据采样,8通道,采样频率可调,支持串口数据发送,亲测可用。(Verilog AD7606 high-speed data sampling, 8-channel, the sampling frequency is adjustable, support for serial data transmission, pro-test is available.)
    2021-04-16 21:38:53下载
    积分:1
  • Source
    I2C 控制器的 Verilog源程序2(I2C controller Verilog source 2)
    2008-12-10 16:05:13下载
    积分:1
  • rscode
    RS编码器在fpga上的实现,用的modelsim开发环境(RS encoder in the realization of the fpga, development environment used in modelsim)
    2009-06-11 21:45:49下载
    积分:1
  • vhdl 语言实现Rs232
    Altera DE2 上使用 vhdl 语言设计 RS232 控制器。这是一个串口模块可用于嵌入系统。
    2022-03-09 23:32:48下载
    积分:1
  • lagrange
    对原信号进行拉格朗日插值运算,实现信号重采样(The original signal Lagrange interpolation operation, to achieve signal resampling)
    2013-11-02 14:55:10下载
    积分:1
  • 实现spi接口的传输,并多外接EEPROM读写数据
    实现spi接口的传输,并多外接EEPROM读写数据-Spi interface to achieve the transfer, and multiple external EEPROM read and write data
    2022-02-06 14:13:33下载
    积分:1
  • 16 point radix 2
    使用 c languageit 的 16 点基 2 fft 代码将 16 点时间域序列转换为频率域
    2022-10-05 23:25:03下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载