网站首页

Describes the use of FPGA Interface USB interface PDIUSBD12 development flow.

于 2023-04-29 发布文件大小:138.40 kB

 0  35

下载积分: 2 下载次数: 1

我要下载

代码说明：

描述了使用FPGA接口PDIUSBD12开发USB接口的流程.-Describes the use of FPGA Interface USB interface PDIUSBD12 development flow.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

srio
fpga平台实现srio通信，以及srio端口寄存器设计。(FPGA platform to achieve sRIO communication, as well as sRIO port register design.)

2017-07-09 16:52:45下载

积分：1
Study_Test
实现简单的硬件加法器、除法器，实现源码文中注释(Realize simple hardware adder and divider, realize source code)

2020-06-21 05:20:01下载

积分：1
DE2_NIOSII_uCOSII_2012
一个简单的UCOSII操作系统，在DE2上面调试通过(A simple UCOSII operating systems, debugging through the DE2 above)

2012-08-20 10:48:08下载

积分：1
sopc_test
在altera公司FPGA上自己构建了一个最简单的niosii sopc系统(Altera FPGA company on its own to build a simple system niosii sopc)

2014-04-30 10:24:55下载

积分：1
add16
designing of 16 bit adder using 4 bit adder using verilog code

2012-09-10 14:40:32下载

积分：1
vibration-test-for-shafting-system
轴系测试程序，多通道输入输出，实现时域、频域、轴心轨迹、瀑布图等功能。(Shafting test program, multi-channel input and output, to achieve time domain, frequency domain, orbit, waterfall and other functions.)

2013-06-28 16:20:50下载

积分：1
坦克游戏的VHDL代码
坦克游戏用VHDL语言编写。Altera的随身携带套件DE1。PS2键盘接口和VGA

2022-03-14 20:16:04下载

积分：1
RS-422standardmodulev2
rs422标准通讯模块异步收发 verilog语言编写(rs422 standard communication module asynchronous receiver verilog language)

2013-12-23 14:14:18下载

积分：1
ModelSim_
FPGA编写环境，具有仿真容易，软件内存小的特点(FPGA authoring environment, with easy simulation software features small memory)

2013-07-24 19:20:57下载

积分：1
可综合的Verilog语法和语义，从大学教师cambri…
《可综合的Verilog语法》国外著名大学老师编写，对于理解verilog HDL文件的可综合与不可综合会有帮助。-synthesizable Verilog syntax and semantics,by teachers from university of Cambridge,It is userful for verilog HDL design.

2022-03-31 07:34:29下载

积分：1

696518资源总数
104298会员总数
46今日下载

Describes the use of FPGA Interface USB interface PDIUSBD12 development flow.

0 个回复

热门标签

热门下载