网站首页

登录

这里收录的是《VHDL基础及经典实例开发》一书中12个大型实例的源程序。为方便读者使用，介绍如下： Chapter3：schematic和vhdl文件夹，分...

于 2023-04-08 发布文件大小:135.53 kB

 0  59

下载积分: 2 下载次数: 1

我要下载

代码说明：

这里收录的是《VHDL基础及经典实例开发》一书中12个大型实例的源程序。为方便读者使用，介绍如下： Chapter3：schematic和vhdl文件夹，分别是数字钟设计的原理图文件和VHDL程序； Chapter4：multiplier文件夹，串并乘法器设计程序（提示：先编译程序包）； Chapter5：sci文件夹，串行通信接口设计程序； Chapter6：watchdog文件夹，看门狗设计程序； Chapter7：taxi文件夹，出租车计价器设计程序； Chapter8：elevator文件夹，高层电梯控制器设计程序； Chapter9：cymometer1和cymometer2文件夹，前者是计数测频设计程序，后者是等精度测频设计程序； Chapter10：digital_lock文件夹，数字密码锁设计程序； Chapter11：I2C文件夹，I2C控制器设计程序； Chapter12：fifo文件夹，异步FIFO设计程序； Chapter13：dds文件夹，数字频率合成设计程序； Chapter14：vLA文件夹，虚拟逻辑分析仪设计程序。 -this book includes 12 detail examples of the source program

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

层合板刚度
层合板的刚度的计算和验算，包括拉伸刚度A、弯曲刚度D以及耦合刚度B。首先要给定层合板的各个参数，具体有：层合板的层数N；各单层的弹性常数E1、E2、、G12；各单层对应的厚度；各单层对应的主方向夹角。(The stiffness of laminated plates is calculated and checked, including tensile stiffness, A, flexural stiffness, D and coupling stiffness B. First of all, it is necessary to give the parameters of laminated plates, such as the number of plies N, the elastic constants of each layer, E1, E2, and G12, the thickness of each monolayer, and the angle of the main direction corresponding to each single layer.)

2021-01-18 09:28:43下载

积分：1
01_rtc_ds1302
说明：实现基于黑金开发板的实时时钟功能，显示时分秒(Realize the real-time clock function based on black gold development board, display time, minute and second)

2021-01-11 14:40:12下载

积分：1
DEBOUNCE
DEBOUNCEfpga的实现，运用软件实现数码管的变化(fpga of the)

2013-06-03 18:25:49下载

积分：1
pll
用FPGA实现数字锁相环，开发环境为ISE(Using FPGA digital phase-locked loop, development environment for ISE)

2021-03-19 18:29:19下载

积分：1
err
在一些系统中，经常用到对触发信号延时一段时间后，再对某些目标信号进行采集，通常这段延时要求非常精确，还要做到范围可调，一般这种延时的最小时间单位小于100ns。如果选用普通微控制器，延时系统的操作界面比较容易实现，但是靠软件延时得到结果的准确性较低。考虑到芯片功能、开发环境以及接口方便等问题，最终选用一片常用的AlteraSVCPLD EPM7128SLC3411]作为系统的核心控制部分，来实现信号延时、输人设定、运行显示的功能。应用Veril- o苦2〕语言，在Altera的Quartus11WebEditio详3〕软件环境下进行编程仿真，最后烧写芯片进行系统硬件测试 -err

2022-03-12 04:01:42下载

积分：1
liyuanlnx_dynamic_led
FPGA数码管显示秒表实验三种方法实现：方法一：对秒计数，得到（秒显示）0~9，对（秒显示）计数，得到（分秒显示）0~5，对（分秒显示）计数，得到（分钟显示）0~5，注意进位时机方法二：对秒计数，得到（秒显示）0~9 对秒计数，得到（分秒显示）0~5 对秒计数，得到（分钟显示）0~5 方法三：只对秒计数，分别取模 %60得到分钟显示 ************************ 余数%10得到分秒显示（据说）取模运算占资源！！！！（也能接受？好像...）再剩下的余数为秒显示 ************************(Experiment of Digital Tube Display Stopwatch Based on FPGA Three ways to achieve)

2020-06-22 04:40:02下载

积分：1
Over_Current_Relay_Co_ordination
try this for pq improvmnett

2012-11-17 05:40:30下载

积分：1
ads8361_avl
Interface for ADS8361 TI ADC IP Core for ALTERA NIOS2

2013-04-04 16:12:13下载

积分：1
SPITX16
基于状态机的优秀SPI输出程序（以DAC7512为基础，可修改）(VHDL code about SPI)

2016-02-09 01:07:52下载

积分：1
此程序用通过PFGA用VHDL语言实现了傅立叶变换，希望对大家有用...
此程序用通过PFGA用VHDL语言实现了傅立叶变换，希望对大家有用

2022-06-25 23:29:26下载

积分：1

696518资源总数
104718会员总数
27今日下载