登录
首页 » Verilog » FIR 滤波器石英项目

FIR 滤波器石英项目

于 2023-02-01 发布 文件大小:285.59 kB
0 74
下载积分: 2 下载次数: 1

代码说明:

数字信号处理器 (DSP) 应用低功耗有限脉冲响应 (FIR) 滤波器。因为它是数据通路的算术建筑变化,提出的体系结构可以应用于任何分层的体系结构,功率在哪里的主要制约因素。设计了研发的 Verilog HDL 模型。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • pipelined_fft_64_128_256
    用verilog实现64点,128点,256点的fft(64 points, 128 points, and 256 points FFT are implemented with Verilog)
    2018-05-11 14:57:35下载
    积分:1
  • Dice_game
    VHDL Project for beginners. Electronic dice game. Perfect for Spartan devices.
    2011-02-22 22:07:59下载
    积分:1
  • BoneMicoren
    Bone microphnoe simulator. this is a trial to de-noise the bone microphone signals. This also utilizes om-lsa algorithm
    2012-12-12 04:47:28下载
    积分:1
  • 800x600@60Hz VGA 时序产生的 Verilog
    800x600@60Hz VGA 时序产生的 Verilog 此外包括一个软件二 13.0 测试项目。在 Altera DE0 开发板执行测试。
    2022-02-07 16:06:28下载
    积分:1
  • 国密SM4 verilog实现
    国密SM4 verilog 实现 本算法是一个分组算法。该算法的分组长度为128比特,密钥长度为128比特。加密算法与密钥扩展算法都采用32轮非线性迭代结构。
    2022-05-21 15:26:05下载
    积分:1
  • Door opener
    模块规格:门通过滑动打开。每侧都有一个红外线传感器和一个光电管。如果有人靠近门,传感器会向芯片发送信息。电动机将可由传感器切换的门向两个方向移动。如果门受到障碍物的阻碍,则电动机的电流会升高。在这种情况下,系统会收到反馈,如果门完全打开或关闭,则结束该过程。如果这个标志在门关上的时候出现(有人或有什么东西被门包围了),它会迫使门完全打开。过了一会儿门又想关上。系统也可以手动切换(打开或关闭)。
    2022-08-14 21:05:23下载
    积分:1
  • My_PMSM_SOPC
    基于FPGA的PWM波生成程序,用于控制步进电机。(A PWM wave generater for driving stepper motor.)
    2018-05-07 20:05:05下载
    积分:1
  • AD9767_DDS
    说明:  基于fpga的DDS程序 可输出正弦波 方波 三角波 锯齿波(DDS program based on FPGA can output sinusoidal square wave triangular wave sawtooth wave)
    2020-06-20 21:00:01下载
    积分:1
  • VCS使用中文教程
    说明:  vcs中文使用教程,帮助你快速入门Linux下的VCS操作(VCs Chinese tutorial to help you get started with VCs operation under Linux)
    2020-07-01 23:00:02下载
    积分:1
  • 61EDA_C1202
    Altera大学计划程序包,基于Nios II的源代码(Altera University program package, based on the Nios II source code)
    2008-08-21 14:46:39下载
    积分:1
  • 696518资源总数
  • 104292会员总数
  • 28今日下载