-
红外接收器的verilog模块
本模块适合所有红外接收端，使用时请注意修改地址码，要接收的就是识别用户码，代码里有标注，谢谢大家的支持！
- 2022-01-26 03:34:43下载
- 积分：1
-
biaojue4
此代码实现4人表决功能，4人中有三人同意即为通过。(Four voting)
- 2013-10-29 21:46:07下载
- 积分：1
-
vgav2
This verilog vga test circuit
- 2012-08-09 08:10:09下载
- 积分：1
-
am
说明： 基于FPGA的用verilog语言写的，改程序可产生不同调制系数和不同频率的AM波，长按按键切换调制度25 、50 、75 和短按按键切换调制信号频率1k、1.5k、2k、2.5k.(Based on the FPGA using verilog language, change the program can produce different coefficients and different frequency modulated AM wave, long press the button to switch the modulation of 25 , 50 , 75 and short press button to switch the modulation signal frequency 1k, 1.5k, 2k, 2.5k.)
- 2013-10-14 22:14:56下载
- 积分：1
-
automachine
自动售货机的状态机实现
自动售货机的状态机实现(this is a automachine)
- 2011-07-06 13:40:28下载
- 积分：1
-
MD5
哈希算法FPGA实现代码，采用MD5算法，并给出了仿真波形。(MD5 hashing algorithm for FPGA implementation code)
- 2020-07-03 00:40:02下载
- 积分：1
-
ac_control
模块 ac_con (输出 heater_on、 cooler_on、 fan_on、 输入的 temp_low、 emp_high、 auto_temp、 manual_heat、 manual_cool、 manual_fan） ；
分配 heater_on = (temp_low & auto_temp) |manual_heat ；
分配 cooler_on = (temp_high & auto_temp) |manual_cool ；
分配 fan_on = (加热器上 | cooler_on | manual_fan;
endmodule
- 2023-06-27 10:00:02下载
- 积分：1
-
verilog sram
用于控制SRAM，16bit*1 M. 控制读取方向，严格按照时序图进行延迟设计，非常适合参考设计，用于其他相关开发。希望对大家有用。
用于控制SRAM，16bit*1 M. 控制读取方向，严格按照时序图进行延迟设计，非常适合参考设计，用于其他相关开发。希望对大家有用。
- 2022-04-12 06:05:49下载
- 积分：1
-
uvm验证平台搭建示例
UVM就是通用验证方法学，是从OVM发展而来，由Mentor、Candence和Sysnopsys年联合推出的新一代验证方法学。UVM吸取了eRM(e验证方法学)、AVM、VMM、OVM等不同发法学的优点，以Systemverilog为基础建立了一个库向用户提供了一些可重用的类，减轻了项目间水平复用和垂直复用的工作量，同时提供了一套可靠的框架。这些代码作为示例
- 2022-07-15 20:51:32下载
- 积分：1
-
ADC实验
用于单片机的adc采集实验，经过降噪处理，结果精确(ADC acquisition experiment for single chip computer, after noise reduction processing, the result is accurate)
- 2018-11-27 21:41:13下载
- 积分：1
