登录
首页 » Verilog » USB的VERILOG控制代码

USB的VERILOG控制代码

于 2023-01-21 发布 文件大小:9.56 kB
0 58
下载积分: 2 下载次数: 1

代码说明:

这个代码是USB的控制代码,可实现USB的发送与接收数据功能。里面有4个文件,新建一个工程即可编译运行。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FPGA-design-
    FPGA设计的四种常用思想与技巧分享:串并转换设计技巧、流水线设计思想……(FPGA design of four common ideas and techniques)
    2013-05-22 22:55:38下载
    积分:1
  • Memory Slave
    &此程序用于读取和写入计算机内存。内存从机使用verilog编程语言。它可以通过ISE Design Suite 14.2(Xilinx)运行
    2022-03-21 02:40:44下载
    积分:1
  • verilog 算术逻辑单元
    串行进位加法器需要 串行进位加法器需要 串行进位加法器需要 串行进位加法器需要 逐级 进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少进位,延 迟很大。先行加法器可以有效的减少迟。 设二进制加法器的第 设二进制加法器的第 设二进制加法器的第 设二进制加法器的第 设二进制加法器的第 i位输入为 位输入为 Xi, Yi, Xi, Yi, Xi, Yi, Xi, Yi, 输出为 输出为 Si, Si, Si, 进位输入为 进位输入为 进位输入为 Ci ,进位输出为 ,进位输出为 ,进位输出为 ,进位输出为 Ci+1 Ci+1则有Si = XiSi = Xi Si = Xi Si = Xi⊕Yi ⊕CiCi+1 Ci+1 = Xi·Yi + Ci += Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci += Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi +
    2023-08-11 20:50:02下载
    积分:1
  • pipelined_fft_256
    verilog编写的并行256点fft代码(Verilog prepared parallel 256 points fft code)
    2017-06-28 21:56:53下载
    积分:1
  • spi_hello
    SPI接口测试程序,Xilinx参考设计,ML507硬件测试通过.(SPI interface test code,Xilinx reference design,tested on ML507 platform.)
    2013-09-01 09:37:04下载
    积分:1
  • aes 引擎核心
    128 位 aesverilog 代码 对于很多核心处理器阵列平行 aes 引擎
    2022-03-09 22:27:39下载
    积分:1
  • commonly used verilog skills
    它有verilog的学习例程,非常好的学习。分享是好的。请检查它,初学者练习很好。我喜欢并分享它,希望它对其他人也有用
    2022-03-07 10:50:46下载
    积分:1
  • bin_to_bcd
    VHDL之二進制轉BCD碼之程式碼,算完整的(Of binary to BCD code VHDL code, operator complete)
    2013-03-13 16:05:11下载
    积分:1
  • 3FP
    一个三分频verilog模块,可以用来学习基本结构。(A three points frequency verilog module can be used to study the basic structure.)
    2013-08-25 00:41:29下载
    积分:1
  • DDR3 SDRAM con
    基于 Xilinx FPGA,verilog 源代码,DDR3 SDRAM 控制。此程序分布在希望它有用,但没有任何担保; 你可以下载代码,并使用它自由。希望它能帮助你。谢谢你在检查。
    2022-01-25 18:44:30下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载