-
VHDLdevelopment-court
vhdl数字电路设计经典教程，入门必备，非扫描版，非常清晰(vhdl digital circuit design classic handbook, entry-essential, non-scan version, very clear)
- 2011-07-13 16:23:18下载
- 积分：1
-
Foundry-Flash-Verilog-code
几大代工厂的flash verilog源代码(flash verilog code)
- 2021-03-09 15:29:28下载
- 积分：1
-
Receiver
GE PCI5565 PMC5565 PCIE5565反射内存网数据中断接收程序 接收中断 反射内存网
VMIC5565反射内存卡 实时仿真技术
PCI5565PIORC-110000(GE PCI5565 PMC5565 PCIE5565 reflective memory network data interrupt transmission program VMIC5565 reflective memory card real-time simulation technology)
- 2014-10-29 10:03:15下载
- 积分：1
-
FPGA实现SHA256
利用硬件（可编程逻辑器件FPGA）实现密码算法SHA256，在FPGA中嵌入软核NIOSii，在NIOSii上进行软件编程。硬件EDA工具为ALTERA的Quartus ii，软件IDE为eclipse（嵌在Quartua中）。
- 2022-06-21 07:17:01下载
- 积分：1
-
AXI-HP-ZYNQ
用Vivado IPI搭建的Zynq-7000 PS到PL通信过程，使用了AXI-HP接口，利用AXI-DMA IP实现直接读写DDR的过程，软件可以配置传输尺寸。(The Zynq-7000 PS to PL communication process is built by Vivado IPI. AXI-HP interface is used, and AXI-DMA IP is used to read and write DDR directly. The software can configure the transmission size.)
- 2020-12-01 20:39:27下载
- 积分：1
-
verilog 改性鲍伍利 8 x 8 乘法器
这段代码是修改鲍伍利乘数与乘数强度 8 x 8，和书面的 VERILOG 门级或结构端口映射方法和试验验证了功能仿真从 Xilinx 和 Altera 软件第二
- 2022-08-13 22:21:48下载
- 积分：1
-
adder
用于实现FPGA硬件开发使用的加法器，需要注意的是用Verilog语言实现的(The adder used to realize FPGA hardware development needs to be realized in Verilog language)
- 2020-06-22 03:20:01下载
- 积分：1
-
jisuanqishijianxianshi
基于FPGA编写一个时间显示，计数功能，年月显示的程序，(FPGA-based preparation of a time display, counting, years show program,)
- 2011-08-30 16:00:48下载
- 积分：1
-
SimpleVOut-master
SimpleVOut (SVO) is a simple set of FPGA cores for creating video signals
in various formats. The cores connect using AXI-streams. Most configurations
(resolution, framerate, colordepth, etc.) are set at compile-time using
Verilog parameters. See svo_defines.vh for details on those parameters.
- 2020-06-24 21:20:01下载
- 积分：1
-
altera实现的UDP协议（Verilog实现）
Verilog实现的udp协议，比网络上的资源更加丰富，想要了解altera tse相关源码，就大胆下载吧，给你想要的一切。
- 2022-04-27 08:25:46下载
- 积分：1
