-
FPGAmotor
FPGA在直流电机调速中的应用,利用fpga进行PID闭环控制(tell us speed control for DC motor by FPGA,use fpga for PID circle control)
- 2010-11-03 20:40:42下载
- 积分：1
-
mac
基于网口的收发数据及解析数据内容的verilog代码实现(Based on the Internet port to send and receive data and parse the contents of the data verilog code)
- 2017-04-24 10:13:55下载
- 积分：1
-
PCIE资料和仿真教程1-6
PCIE仿真设计教程1-6，我帮大家收集到一起了(PCIE simulation design tutorial 1-6, I help you gather together.)
- 2020-11-09 19:29:46下载
- 积分：1
-
9850sin_function
ad9850函数发生器 MSP430单片机驱动程序 扫频 DDS(AD9850 DDS)
- 2013-08-27 15:13:29下载
- 积分：1
-
can_exm1_sys
CAN总线的数据采集，FPGA到USB。verilog hdl语言。(CAN bus data acquisition, FPGA to the USB. verilog hdl language.)
- 2013-05-31 15:01:11下载
- 积分：1
-
串口收发程序
使用verilog实现串口收发的程序，使用verilog实现串口收发的程序，使用verilog实现串口收发的程序，使用verilog实现串口收发的程序，使用verilog实现串口收发的程序，使用verilog实现串口收发的程序，使用verilog实现串口收发的程序，使用verilog实现串口收发的程序，
- 2022-01-22 12:01:46下载
- 积分：1
-
iic master
iic master 通过FPGA验证··成功对eeprom读写操作
clk_div：FPGA 板子分频时钟，满足SCL时钟线速度达400KB
main_state.v：顶层状态机，控制master接口整个工作过程
scl_generator.v:master接口，有SCL状态机产生器和master接口状态机两部分组成
mainsmtb.v：在modelsim环境下的仿真激励
top.v设计顶层模块
- 2022-12-31 21:25:37下载
- 积分：1
-
用Verilog语音在fpga上实现音乐计算器功能
首先根据连续运算的过程，用状态机做出键盘输入模块，然后根据原码补码的特点做出加、减、与、或、比较运算的8位ALU，之后做出将16位二进制数显示出来的显示模块，再根据连续运算流程并考虑与键盘输入的配合，做出了音乐计算器最核心的控制模块，完成输入数字的存储、运算、显示功能，最后加入音乐模块，实现全部功能。
- 2023-02-19 00:05:03下载
- 积分：1
-
design-of-CAN-based-on-VHDL
基于Verilog+HDL设计CAN控制器,详细介绍各功能模块的设计。本论文的重点是CAN总线通信控制器的前端设计。即用Verilog HDL语言完成CAN协议的数据链路层的RTL级设计，实现其功能，并且能够在FPGA开发平台Quartos上通过仿真验证，证明其正确性(Verilog+ HDL-based design of CAN controller, detailed design of each functional module. This paper focuses on the CAN bus communication controller front-end design. Verilog HDL language that is used to complete the data link layer CAN protocol the RTL-level design, to achieve its function, and can be on the FPGA development platform Quartos by simulation to prove its correctness)
- 2011-07-22 15:22:27下载
- 积分：1
-
binary_adder_subtractor
binary adder / subtracter in vhdl
- 2012-12-10 14:54:57下载
- 积分：1
