-
cfg9230
ad9230的配置程序，差分输入输出，verilog(ad9230 configuration program, verilog)
- 2021-03-18 19:09:19下载
- 积分：1
-
CAL
基于BCD码的十进制ALU设计，可实现加减乘除的功能(BCD to decimal ALU based design can achieve the arithmetic function)
- 2013-06-30 19:49:34下载
- 积分：1
-
AD_sample
AD采集模块,设计模块采集AD5270的输出数据(AD Collection module
Design module to collect the output data of AD5270
)
- 2020-11-18 16:19:39下载
- 积分：1
-
这是我的VHDL格式的电子密码锁源程序，请站长审核啊
这是我的VHDL格式的电子密码锁源程序，请站长审核啊-This is my VHDL source code format of the electronic lock, please review ah owners
- 2022-04-12 03:07:56下载
- 积分：1
-
generateCAcode
gps C/A码生成
生成gps32颗卫星伪码，方便，经过测试(gps C/A code generation to generate pseudo-code satellites gps32, convenient and tested)
- 2021-05-13 04:30:02下载
- 积分：1
-
VHDL basic computing, the use of 8bit for the multiplier, will be the value of t...
VHDL基本运算，采用8位为乘法器，将两个8位字符串的值输入相乘后
- 2023-07-23 02:35:07下载
- 积分：1
-
华为经典FPGA设计全套入门技巧
说明： 华为FPGA设计全套资料，学习FPGA的朋友可以下载看看。(Huawei FPGA design a full set of materials, friends learning FPGA can download and see.)
- 2019-04-02 13:54:48下载
- 积分：1
-
运用vhdl程序设计语言进行ppm设计，ppm 设计在vhdl语言中非常常用，运用已经越来越广泛。...
运用vhdl程序设计语言进行ppm设计，ppm 设计在vhdl语言中非常常用，运用已经越来越广泛。-use vhdl program design language ppm design, vhdl ppm design in a very common language, has become increasingly widespread use.
- 2023-06-27 12:15:04下载
- 积分：1
-
usb_latest[1].tar
sub opercore USB CRC5 and CRC16 Modules ////
//// ////
//// ////
//// Author: Rudolf Usselmann ////
//// rudi@asics.ws ////
//// ////
//// ////
//// Downloaded from: http://www.opencores.org/cores/usb/(sub opercore USB CRC5 and CRC16 Modules//////////////////////// Author: Rudolf Usselmann//////// rudi@asics.ws//////////////////////// Downloaded from: http://www.opencores.org/cores/usb/)
- 2009-11-17 13:53:06下载
- 积分：1
-
oc8051 Verilog代码，关于
verilog code,about oc8051
- 2023-04-16 08:45:03下载
- 积分：1
