登录
首页 » VHDL » 计数器,用VHDL语言实现。

计数器,用VHDL语言实现。

于 2022-11-25 发布 文件大小:89.76 kB
0 153
下载积分: 2 下载次数: 1

代码说明:

Counter written in VHDL.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SPITX16
    基于状态机的优秀SPI输出程序(以DAC7512为基础,可修改)(VHDL code about SPI)
    2016-02-09 01:07:52下载
    积分:1
  • fenpin
    这是一个二进制的最简单分频器,是一个简短的fpga代码,用verilog书写(This is the most simple of a binary frequency divider, the fpga is a short code, written in verilog)
    2013-11-17 15:01:30下载
    积分:1
  • Nios-II
    数字电路的设计。以软件方式实现硬件电路,功能强大,开发容易。(Digital circuit design. With software to realize the hardware circuit, powerful, development easy. )
    2011-12-03 09:47:56下载
    积分:1
  • HYG32024032T-bT62L-VA
    此为华远显示320*240LCD驱动程序,该程序也适用于带RA8806控制器的LCD(This is the Huayuan display 320* 240LCD driver, the program also applies with RA8806 LCD controller)
    2013-06-08 16:12:53下载
    积分:1
  • 犯错
    KX_DVP3F型FPGA应用板/开发板(全套)包括:  CycloneII系列FPGA EP2C8Q208C8 40万们,含20M-270MHz锁相环2个。  RS232串行接口;VGA视频口  高速SRAM 512KB。可用于语音处理,NiosII运行等。  配置Flash EPCS2, 10万次烧写周期 。  isp单片机T89S8253:MCS51兼容单片机,12KB在系统可编程Flash ROM,10万次烧 写周期;2KB在系统可编程EEPROM,10万次烧写周期;2.7V-5.5V工作电压;0-24MHz 工作时钟;  2数码管显示器、20MHz时钟源(可通过FPGA中的锁相环倍频);  液晶显示屏(20字X4行);  工作电源5V、3.3V、1.2V混合电压源,良好电磁兼容性主板。  配套示例程序、资料、编程软件光盘等。  4X4键盘,4普通按键,8可锁按键,8发光管  BlasterMV编程下载器和并口通信线,可完成FPGA编程下载和isp单片机的编程。KX_DV3F开发板的源程序-err
    2022-02-10 08:39:49下载
    积分:1
  • VHDL--波形发生器
    用FPGA产生正弦波、方波、三角波和锯齿波,可以通过按键控制输出波形及其频率,并且可以通过lcd显示输出的波形名字及频率
    2022-02-12 06:23:05下载
    积分:1
  • basic_dff
    spartan-3e vhdl fpga 输入用滑动按钮代替 输出用led代替(spartan-3e VHDL fpga input with sliding button instead of the output with led instead)
    2012-04-23 16:40:17下载
    积分:1
  • 32bit_add_exercise
    32位全加器,另有一个采用流水线的版本,是基于verilog语言的,很实用,希望对大家有所帮助(32-bit full adder, while a pipelined version,code is based on verilog language, it is practical, we hope to help)
    2016-07-19 14:31:17下载
    积分:1
  • Modulator70
    个人参与的某国家工程并行排序MATLAB程序,用于FPGA的RTLAB仿真,使用Simulink工具生成HDL代码。测试可用。(Individuals involved in sort of a national engineering parallel MATLAB programs for the FPGA RTLAB simulation, using the Simulink tool to generate HDL code. Test available.)
    2011-07-29 15:16:30下载
    积分:1
  • 实现LMS的VHDL代码。
    Implement LMS vhdl code.
    2022-07-11 07:46:06下载
    积分:1
  • 696518资源总数
  • 106259会员总数
  • 28今日下载