登录
首页 » VHDL » 计数器,用VHDL语言实现。

计数器,用VHDL语言实现。

于 2022-11-25 发布 文件大小:89.76 kB
0 152
下载积分: 2 下载次数: 1

代码说明:

Counter written in VHDL.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 以太网总线源代码,里面有详细的文档说明,已经过FPGA验证。...
    以太网总线源代码,里面有详细的文档说明,已经过FPGA验证。-Ethernet bus source code, which has a detailed document that has been FPGA verification.
    2023-08-25 00:30:05下载
    积分:1
  • BPSK
    先用Matlab理论仿真,再用Verilog语言在ISE环境下编写程序,可通过手机发送指令来控制上下变频器的参数。(Firstly, we use the theory of MATLAB to simulate, and then use Verilog language to write programs in ISE environment. The parameters of up-down converter can be controlled by sending instructions from mobile phone.)
    2020-06-19 22:40:02下载
    积分:1
  • JOP kernel source code cache, not easy to find, we must kits
    JOP的内核缓存源码,不易找到,大家一定要顶啊-JOP kernel source code cache, not easy to find, we must kits
    2022-01-27 18:39:54下载
    积分:1
  • verilog设计点滴经验,对fpga设计人员很有好处
    verilog设计点滴经验,对fpga设计人员很有好处-Experience in verilog design
    2022-11-04 10:05:03下载
    积分:1
  • 杰姆斯阿姆斯壮的VHDL设计,源代码
    James Armstrong VHDL Design , source code
    2022-09-04 01:55:03下载
    积分:1
  • Sopc technology
    基于sopc技术的数字均衡器带通滤波器及12864液晶显示-Sopc technology-based digital equalizer band-pass filter and liquid crystal display 12864
    2022-10-06 03:55:04下载
    积分:1
  • CPU
    使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG,一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式,采用Load/Store结构,ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算,并支持浮点数加、减、乘、除四种运算,支持与、或、异或、非4种逻辑运算,支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算,支持Load/Store操作,支持地址/立即数加载操作,支持无条件转移和为0转移、非0转移、无符号>转移、无符号<转移、有符号>转移、有符号<转移等条件转移。()
    2008-06-02 16:34:00下载
    积分:1
  • dwt
    基于 verilog的卷积运算代码,应用于离散小波分析。(verilog conv)
    2012-04-26 22:09:52下载
    积分:1
  • 学生基本Verilog
    basic verilog for students
    2022-09-22 04:00:04下载
    积分:1
  • this is the for a equiripple filter
    this the for a equiripple filter-this is the for a equiripple filter
    2022-04-17 20:07:48下载
    积分:1
  • 696518资源总数
  • 106259会员总数
  • 28今日下载