登录
首页 » Verilog » 视频编解码lamda计算

视频编解码lamda计算

于 2022-10-24 发布 文件大小:3.32 kB
0 69
下载积分: 2 下载次数: 1

代码说明:

视频编解码设计中会有涉及到图像操作代价的计算,其中通用算法lamda的计算是一个可以模块化设计的模块,代码就是实现这个功能而设计的。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VERILOG比较器设计
    VERILOG比较器设计,属于数字电子技术实验入门的资料。
    2022-01-31 04:02:11下载
    积分:1
  • mux21a
    在VHDL结构体中用于描述逻辑功能和电路结构的语句分为顺序语句和并行语句两部分,顺序语句的执行方式十分类似于普通软件语言的程序执行方式,都是按照语句的前后排列方式顺序执行的。(VHDL structure in the body used to describe the logic function and circuit structure of the order of statements and expressions are divided into two parts in parallel statement, modalities for the implementation of the order of statement is very similar to ordinary language software program implementation, are in accordance with the statements before and after the arrangement of the order implementation.)
    2008-12-24 18:25:20下载
    积分:1
  • bhas
    this is a vhdl program...
    2013-08-17 23:30:56下载
    积分:1
  • tlc549
    数字电压表的实现,VHDL语言实现,AD采用TLC549,通过学习,了解AD采集过程(The realization of digital voltage meter, VHDL language, AD using TLC549, by learning to understand the acquisition process AD)
    2009-07-09 09:15:15下载
    积分:1
  • RTL_NAND_Flash_controller-master
    RTL_NAND_Flash_controller-master,基础入门控制器,内存管理,fpga实现。miicron所属,
    2022-04-12 05:21:10下载
    积分:1
  • YCbCr444_YCbCr422
    FPGA YCbCr444转YCbCr422实验 很好的参考(FPGA EP4CE40F23C6 YCbCr444 turn YCbCr422 experiment)
    2021-01-25 10:08:38下载
    积分:1
  • 基于FPGA和matlab的IIR滤波器设计
    基于FPGA和matlab设计的IIR滤波器,利用matlab的simulink工具进行设计,包含了源码和相关文档说明,希望能够对大家有所帮助
    2022-04-02 06:35:36下载
    积分:1
  • test_uart
    基于fpga的uart串口通信协议,64位数据(Uart communication protocol based on fpga, 64-bit data)
    2017-08-09 17:35:47下载
    积分:1
  • liyuanlnx_dynamic_led
    FPGA数码管显示秒表实验 三种方法实现: 方法一: 对秒计数,得到(秒显示)0~9, 对(秒显示)计数,得到(分秒显示)0~5, 对(分秒显示)计数,得到(分钟显示)0~5, 注意进位时机 方法二: 对秒计数,得到(秒显示)0~9 对秒计数,得到(分秒显示)0~5 对秒计数,得到(分钟显示)0~5 方法三: 只对秒计数,分别取模 %60得到分钟显示 ************************ 余数%10得到分秒显示 (据说)取模运算占资源!!!!(也能接受?好像...) 再剩下的余数为秒显示 ************************(Experiment of Digital Tube Display Stopwatch Based on FPGA Three ways to achieve)
    2020-06-22 04:40:02下载
    积分:1
  • MATLAB产生单脉冲信号的数据 exp_rom
    说明:  通过MATLAB产生单脉冲信号的数据,存储下来作为verilog代码实现的DDS的数据源,用于验证DA数据的ddio的调试是否有问题。(The data of monopulse signal generated by MATLAB is stored as the data source of DDS implemented by Verilog code to verify whether the ddio debugging of DA data is problematic.)
    2020-06-23 04:40:02下载
    积分:1
  • 696518资源总数
  • 104388会员总数
  • 18今日下载