登录
首页 » Verilog » 基于FPGA的ramtest

基于FPGA的ramtest

于 2022-10-22 发布 文件大小:17.51 MB
0 57
下载积分: 2 下载次数: 1

代码说明:

资源描述基于FPGA v5的ram制作以及测试啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊。。。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 俄罗斯方块
    说明:  俄罗斯方块游戏,采用Verilog编写,整个工程文件,TFT/VGA显示(Tetris game, written by Verilog, the whole project file, TFT / VGA display)
    2019-12-15 16:56:53下载
    积分:1
  • 简易数字钟程序(基于ALTERA quartusII)
    一个简易数字钟程序,可以实现24小时精确计时、整点报时、时钟矫正、时钟复位等功能
    2022-03-20 09:54:44下载
    积分:1
  • AD_100k
    ADC Reference code!Clock 100kHz
    2020-06-24 10:40:02下载
    积分:1
  • 按键消抖
    说明:  按键消抖,避免按键抖动造成信号误触发,增大按键输入的可靠性(Key jitter elimination, avoid key jitter caused by signal error trigger, increase the reliability of key input)
    2020-07-04 11:00:01下载
    积分:1
  • UML_2_Pour_les_bases_de_donnees
    UML2 apprendre a modeliser a l aide de UML
    2014-02-25 01:32:23下载
    积分:1
  • 8_1
    一个具有置位、复位、左移和右移功能的八位移位寄存器/“01011010”序列检测器。移位寄存器电路端口为:异步清零输入端口rst,输入时钟clk,置数判断输入端口load,移位类型判断输入端口m,数据输入端口data[7:0],输出端口q[7:0]。序列检测器电路端口为:异步清零输入端口rst,输入时钟clk,串行数据输入端口d,输出标志端口s。(A eight bit shift register / 01011010 sequence detector with set, reset, left shift, and right shift function. Shift register circuit port is: Asynchronous Clear input port rst, input clock CLK, set the number to determine the input port load, shift type to determine the input port m, data input port data[7:0], output port q[7:0]. The sequence detector circuit port is: Asynchronous Clear input port rst, input clock CLK, serial data input port D, output flag port s.)
    2020-12-17 08:29:12下载
    积分:1
  • 4x4-key
    4*4键盘小程序 两种算法内附检查LED(4* 4 keyboard applet containing two algorithms check the LED)
    2013-07-28 22:19:49下载
    积分:1
  • vhdl
    vhdl常见小实验代码,包括二进制比较器,4选1,8421十进制,8421转化成格雷码,8421余三码,分频器,数据码译码器,二进制减计数器,四位环形计数器等(VHDL common small experiment code)
    2020-06-24 13:00:02下载
    积分:1
  • VerilogHdlPracticeAndSystemDesign
    本RAR包括《Verilog-HDL实践与应用系统设计》一书中的全部例子,这些例子全部通过了验证。第七章以后的设计实例,不仅有Verilog-HDL的例子,也附了包括VB、VC++等源程序,甚至将DLL的生成方法也详尽地作了说明。(The RAR includes " Verilog-HDL Practice and Application of system design," a book full of examples, all passed validation. Chapter VII of the future design examples, not only examples of Verilog-HDL, but also attached, including VB, VC++ source code, etc., and even DLL generation methods explained in detail.)
    2009-11-10 19:40:12下载
    积分:1
  • 吠陀2x2
    模块vedic_2_x_2(A,B,C  ;);
    2022-05-14 14:46:13下载
    积分:1
  • 696518资源总数
  • 104388会员总数
  • 18今日下载