登录
首页 » VHDL » 二进制BCD码变换器采用VHDL

二进制BCD码变换器采用VHDL

于 2022-09-26 发布 文件大小:26.55 kB
0 63
下载积分: 2 下载次数: 1

代码说明:

这是一个经过测试和使用的VHDL代码,用于将16位二进制输入数据转换为4位BCD。如果您直接驱动显示器而不经过处理器,并且希望显示在主程序中计算的参数,则该程序非常有用。有关转换的戏剧方面,请阅读随附的pdf。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 一个16位cpu的vhdl代码。具体内容我也不清楚,自己慢慢研究吧...
    一个16位cpu的vhdl代码。具体内容我也不清楚,自己慢慢研究吧-a 16 cpu of VHDL code. Specific content is not clear to me that their study it slowly
    2022-01-26 05:10:10下载
    积分:1
  • JOP内核字节码获取,很难找的东东,呕血之作
    JOP内核字节码获取,很难找的东东,呕血之作-JOP core byte code access, it is difficult to find the price. Zhi for hematemesis
    2023-01-27 11:00:03下载
    积分:1
  • 对NC Verilog的基本介绍,详细的图解,非常适合初学者使用,一个word文档和一个pdf文档...
    对NC Verilog的基本介绍,详细的图解,非常适合初学者使用,一个word文档和一个pdf文档-NC Verilog on the basic introduction, detailed diagrams, very suitable for beginners to use, a word document and a pdf document
    2022-08-12 19:52:59下载
    积分:1
  • UDP
    用verilog实现的UDP协议,包括arp,udp,ip分段协议等,对于想用FPGA实现TCP/IP协议的人来说,应该会起到一定的帮助作用(Implemented with verilog UDP protocols, including arp, udp, ip fragmentation protocol, etc., who want to achieve TCP/IP protocol with the FPGA people, should play a helpful role)
    2021-04-05 04:39:03下载
    积分:1
  • 2D4N_com
    2维4节点的UEL单元,嵌入UMAT,采用j2 mises屈服准则(2d4nodes uel elements, with umat codes, and j2 mises flow rule)
    2014-06-04 20:43:21下载
    积分:1
  • 用VHDL语言编写的一个16分频器,也在修订过程中任意2…
    利用VHDL语言编写的一个16分频器,另外可以在程序中修改为任意2N的分频器-use VHDL prepared a 16 dividers, Also in the revision process to be arbitrary 2 N Divider
    2023-05-20 12:30:04下载
    积分:1
  • fir_filter
    LOW pass FIR filter for multirate processing
    2015-02-09 09:59:02下载
    积分:1
  • LEDcontrol
    fpga控制led灯的闪烁,内容简单,希望对初学者有用.(fpga control led lights flashing, the content is simple, I hope useful. . .)
    2015-05-05 10:00:11下载
    积分:1
  • liyuanlnx_dynamic_led
    FPGA数码管显示秒表实验 三种方法实现: 方法一: 对秒计数,得到(秒显示)0~9, 对(秒显示)计数,得到(分秒显示)0~5, 对(分秒显示)计数,得到(分钟显示)0~5, 注意进位时机 方法二: 对秒计数,得到(秒显示)0~9 对秒计数,得到(分秒显示)0~5 对秒计数,得到(分钟显示)0~5 方法三: 只对秒计数,分别取模 %60得到分钟显示 ************************ 余数%10得到分秒显示 (据说)取模运算占资源!!!!(也能接受?好像...) 再剩下的余数为秒显示 ************************(Experiment of Digital Tube Display Stopwatch Based on FPGA Three ways to achieve)
    2020-06-22 04:40:02下载
    积分:1
  • tpc_decode_vhdl
    基于VHDL的TPC译码器的设计,简述了tpc译码的算法步骤,tpc硬件实现的模块和部分vhdl程序(TPC decoder VHDL-based design, outlines the decoding algorithm steps tpc, tpc hardware modules and some vhdl program)
    2020-11-20 10:59:37下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载