-
cputimer
基于 CPU 的精确计时器，时钟频率越高，计时越准(Based on the exact CPU timer, the higher clock frequency, the more time-quasi-)
- 2009-04-25 10:36:11下载
- 积分：1
-
FRFT_Ozaktas
这是分数阶傅里叶变换FRFT的土耳其算法的FPGA实现的程序，FPGA是Xilinx的virtecx-5，这是我在做毕业设计的时候自己编写的，希望能对你有帮助！(This is the fractional Fourier transform algorithm FRFT Turkish FPGA implementation of the program, FPGA is the Xilinx virtecx-5, which is what I was doing graduate design time I have written, I hope you can help!)
- 2021-03-12 10:49:25下载
- 积分：1
-
fir滤波器，Verilog语言写的，容易看懂
fir滤波器，Verilog语言写的，容易看懂-fir filter, Verilog language written in easy to understand
- 2023-03-26 01:30:04下载
- 积分：1
-
AD7266的Verilog驱动程序,已仿真通过,可直接在EDK下使用.
AD7266的Verilog驱动程序,已仿真通过,可直接在EDK下使用.
- 2022-01-31 15:55:05下载
- 积分：1
-
12864hanzixianshi
基于FPGA 的12864液晶显示汉字，用verilog编写的。(12864 liquid crystal display Chinese characters based on FPGA, written in verilog.)
- 2021-04-27 15:48:44下载
- 积分：1
-
traffic-light-design
基于ISP的交通灯设计，实现了各路状态转换、警察控制、行人请求功能。(ISP traffic light design, to achieve the brightest state transitions, police control, pedestrian request feature.)
- 2014-07-12 13:35:31下载
- 积分：1
-
ALU vhdl
此模块模拟alu（算术逻辑单元）和测试台，以验证其工作是否正确。
- 2023-08-23 08:20:04下载
- 积分：1
-
basys3_timing
基于Basys3的数字钟实例，主要用于Basys3、vivado开发环境入门。源码使用VerilogHDL(Based on digital clock instance Basys3, mainly for Basys3, vivado development environment started. Use Code VerilogHDL)
- 2016-03-06 11:08:18下载
- 积分：1
-
VHDL洗衣机控制器设计
洗衣机控制器的实现功能： 1.使用了一个按键实现洗衣程序的手动选择，在洗涤、漂洗、脱水、漂洗+脱水、洗涤+漂洗+脱水五个模式中进行自由选择。 2.用灯显示洗衣机的工作状态，在设计中共使用了6个LED 灯，其中三个灯显示洗衣机的工作模式（共五种模式），另外三个灯显示工作模式中正在进行的工作模式。 3.数码显示管倒计显示每个状态的工作时间，并且也可显示预约的时间。 4.全部过程结束后，会发出一个结束信号，会发出一个5秒的持续报警信号。 5.一个按键实现暂停洗衣和继续洗衣的控制，暂停后继续洗衣应回到暂停之前保留的状态，并且设置一个灯，当洗衣机暂停时，灯亮，继续运行时，灯灭。 6.三个过程的时间使用者可自行设定，系统默认是设定好的时间，使用者如想改变时间，可拉低系统默认按钮，再分别拉高button1、button2、button3，每拉高一次，相应时间+1。
- 2022-07-12 06:03:43下载
- 积分：1
-
FPGA_design
成功解决FPGA设计时序问题的三大点.word说明文档，很详细(FPGA design timing problems successfully solved the three points)
- 2010-07-19 16:16:28下载
- 积分：1
