网站首页

移位相加乘法器

于 2022-08-13 发布文件大小:996.80 kB

 0  63

下载积分: 2 下载次数: 1

我要下载

代码说明：

应用背景此代码是移行为模型和添加乘数随着乘数和被乘数参数比特宽度关键技术Verilog 2001和Xilinx的Spartan 6 FPGA板试验台

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

AMBA_apb
AMBA_APB verilog code

2017-08-15 21:05:37下载

积分：1
SMBus
SMbus通讯协议的Verilog程序段，已通过Moldesim的仿真，可用(Verilog program segment of the SMbus communication protocol, has been through the Moldesim simulation, the available)

2021-03-24 18:29:15下载

积分：1
hdb3a
快速实现HDB3码与普通码二进制码的转换，方便学习与了解HDB3码的转换(Quickly achieve HDB3 code and common code binary code conversion, facilitate learning and understanding HDB3 code conversion)

2020-11-09 15:09:48下载

积分：1
vivado2017+下的HDMI环路视频代码（AX7103）
在黑金AX7103板子上（A7）实现的demo工程中，存在一些bug。给与修正

2022-05-12 17:34:33下载

积分：1
基于FPGA的LCD1602驱动程序
，笔者准备采用LCD1602字符液晶作为载体，来实现“Hello World”的显示。雷同于前面MCU按键消抖动方案1的C语言代码移植一样，此处我们准备以状态机的方式，移植LCD1602的驱动代码到Verilog HDL中，驱动实现LCD

2022-01-25 18:26:34下载

积分：1
performance with rayleigh
说明： matlab bpsk with rayleigh performance expirement

2020-06-24 21:40:01下载

积分：1
tb_time_offfset
offset_cancellation code for matlab to hdl

2020-06-17 12:20:02下载

积分：1
BaseLine1
this is an peak detection alguritm,in this matlab code u can clean base line noise to have clear ECG signal

2012-12-12 00:58:21下载

积分：1
verilog实现的积分梳状滤波器
采用verilog实现的三级CIC抽取器，输入8位数据，输出26位数据，使用有限状态机用于实现下采样，包括积分器实现模块和梳状器实现模块

2022-02-20 13:58:22下载

积分：1
rake
使用matlab实现cdma 系统的rake接收机，比较最大比合并，等增益合并和选择性合并接收算法的性能(脢鹿脫脙matlab脢渭脧脰cdma 脧渭脥鲁渭脛rake 陆脫脢脮禄煤拢卢卤脠陆脧脳卯)

2021-04-19 14:38:51下载

积分：1

696518资源总数
104388会员总数
18今日下载

移位相加乘法器

0 个回复

热门标签

热门下载