登录
首页 » VHDL » PWM的产生

PWM的产生

于 2022-08-08 发布 文件大小:517.54 kB
0 50
下载积分: 2 下载次数: 1

代码说明:

这是脉冲宽度调制技术的VHDL代码,包括一个比较器,正弦波发生器,锯齿波发生器,脉冲宽度调制器等。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL 数字电路迷宫
    这是一个基于FPGA控制点阵板显示的益智趣味类小游戏,游戏中玩家通过键盘↑↓←→键控制控制人物上下左右移动,从起始点出发,目的是走到迷宫的出口。游戏有着友好的用户界面,而且有多种模式,多种地图供玩家选择。 1.普通不计时模式:玩家可以看到整个迷宫地图,游戏没有时间限制; 2.普通计时模式:玩家可以看到整个迷宫地图,必须在20秒内找到出口,否则游戏失败; 3.高级不计时模式:玩家并不能看到整个迷宫的地图,只能看到其周围的2步以内部分路径,其他路径需要靠自己移动来探索,这样就仿佛置身迷宫之中,更有可玩性,游戏没有时间限制; 4.高级计时模式:同样玩家:玩家并不能看到整个迷宫的地图,只能看到其周围的2步以内部分路径;必须在20秒内找到出口,否则游戏失败。
    2022-04-02 08:06:28下载
    积分:1
  • 输入正确密码显示绿灯亮 错误时红灯亮并发出警报 运行环境为matplaux 2...
    输入正确密码显示绿灯亮 错误时红灯亮并发出警报 运行环境为matplaux 2-a afdg jhg dfgh r fbnrfer
    2023-02-24 12:15:03下载
    积分:1
  • 硬件设计vhdl_cpu1,1。您可以复制和分发该副本…
    硬件设计vhdl_cpu1,1. You may copy and distribute verbatim copies of this core, as long -- as this file, and the other associated files, remain intact and -- unmodified. Modifications are outlined below.-hardware design vhdl_cpu1, 1. You may copy and distribute verbatim copies of this core, as long-- as this file, and the other associated files, remain intact and-- unmodified. Modifications are outlined below.
    2022-02-06 23:06:37下载
    积分:1
  • add(FLP)
    一个32位元的浮点数加法器,可将两IEEE 754格式内的值进行相加(A 32-bit floating-point adder can be both within the IEEE 754 format to add value)
    2021-04-06 18:19:02下载
    积分:1
  • PCIeData-Link-Layer-Specifications
    PCIe数据链路层的协议详解,对做PCIe接口有非常重要的指导价值。(PCIe data link layer protocol detailed, do PCIe interface very important value.)
    2012-08-31 12:33:15下载
    积分:1
  • fpga2
    FPGA学习的非常好的资料,希望广大朋友都可以学习学习啊(FPGA to learn very good information, I hope our friends can learn ah)
    2013-05-28 22:09:28下载
    积分:1
  • 在VHDL上编写了UART通信协议,对于FPGA开发有很大帮助...
    在VHDL上编写了UART通信协议,对于FPGA开发有很大帮助-In VHDL on the preparation of a UART communication protocol, for FPGA development of great help
    2022-01-25 23:42:19下载
    积分:1
  • clock
    本程序实现数字钟系统,有整点报时功能,可显示切换年月日,定时功能(Digital clock system of this program, with the whole point timekeeping function, can display the date, the timing function)
    2015-04-19 22:07:02下载
    积分:1
  • clk_generator
    时钟分频代码,PWM产生 RTL 源代码。(clock divider,PWM generator RTL Source Code)
    2013-08-18 09:29:42下载
    积分:1
  • cpu-maxplus
    MaxplusII编写的简易cpu,可实现简单加减法等操作(MaxplusII summary prepared by the cpu can realize simple addition and subtraction, etc)
    2007-06-08 17:55:10下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载