网站首页

系数为4的扰码生成器，并每四位扰码产生一个触发串并转换的触发信号，可用于4b/5b编码的触发信号。verilog程序，带test程序...

于 2022-08-08 发布文件大小:35.75 kB

 0  53

下载积分: 2 下载次数: 1

我要下载

代码说明：

系数为4的扰码生成器，并每四位扰码产生一个触发串并转换的触发信号，可用于4b/5b编码的触发信号。verilog程序，带test程序-coefficient of the four scrambler generator, and every four scrambler have triggered a string conversion and the trigger signal can be used to trigger 4b/5b coding signal. Verilog procedures, with test procedures

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

ddr3control
8位突发长度，一次64bit数据读写，MIG核(DDR3 controll implimention)

2021-05-07 13:58:36下载

积分：1
docs
papers based on distributed arithmetic.

2014-02-06 16:17:09下载

积分：1
并串转换模块，内含有另个.vhd文件。一个是自己写的比较简单另一个是参考的。...
并串转换模块，内含有另个.vhd文件。一个是自己写的比较简单另一个是参考的。-And the string conversion module, which contains another one. Vhd file. One is its relatively simple to write the other is the reference.

2022-01-25 21:05:32下载

积分：1
example16-dac7512-sina-wave-ok
VHDL 基于cpld EPM570的DA转换代码(VHDL CPLD EPM570 the DA conversion code based on)

2014-12-08 14:02:34下载

积分：1
jiaozhijiejiaozhi
VHDL代码完成行列交织与解交织的功能实现(the realization of interleaver on VHDL language)

2020-07-17 15:08:49下载

积分：1
3FP
一个三分频verilog模块，可以用来学习基本结构。(A three points frequency verilog module can be used to study the basic structure.)

2013-08-25 00:41:29下载

积分：1
NN-using-FPGA
thesis about design and implementation neural network using FPGA

2013-12-29 16:23:52下载

积分：1
FPGA
用Vrilog产生一个混沌信号，并用MATLAB仿真，画出波形。(With Vrilog generate a chaotic signal simulation using MATLAB, draw the waveform.)

2012-11-15 20:29:35下载

积分：1
FPGA-IMPLEMENTATIONS-OF-THE-DES
FPGA based design and Implementation of Advanced Encryption Standard

2015-07-20 23:33:11下载

积分：1
top
说明： FPGA程序的top.v文件，主要实现DDS信号发生器功能，通过定时器，可简单实现输出幅值无极跳变(FPGA procedures top.v documents, the main function of DDS signal generator, through the timer can be simple to achieve the output amplitude wuji hopping)

2008-12-05 16:18:28下载

积分：1

696518资源总数
104305会员总数
11今日下载

系数为4的扰码生成器，并每四位扰码产生一个触发串并转换的触发信号，可用于4b/5b编码的触发信号。verilog程序，带test程序...

0 个回复

热门标签

热门下载