登录
首页 » VHDL » 开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟...

开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟...

于 2022-08-07 发布 文件大小:328.81 kB
0 55
下载积分: 2 下载次数: 1

代码说明:

开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值,还应包含设定计数初值的电路-Development system using the clock signal frequency is 20MHz, the design can be counter to its count, including seconds, minutes, hours, days, weeks, months and years. At every level to show the output, thus constitutes an electronic calendar and clock models. Can also adjust the order value, should also be included in setting the initial count circuit

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 20753
    基于VHDL的FPGA开发快速入门·技巧·实例 ,电子工程师创新设计必备宝典系列之FPGA开发全攻,未来,FPGA 开 发能力对工程师而言将成为类似C 语言的基础能力之一,面对这样的发展趋势,你还能简单地将FPGA 当成一种逻辑器件吗?还能对FPGA 的发展无动于衷吗?(基于VHDL的FPGA开发快速入门·技巧·实例 )
    2013-12-19 09:33:31下载
    积分:1
  • ADS7870 Serial ADC Interface Using a CPLD
    ADS7870 Serial ADC Interface Using a CPLD, The system includes an XPLA3 CoolRunner CPLD, a Texas Instruments ADS7870 ADC, and a Toshiba SRAM, All related VHDL source code is provided
    2022-04-01 16:06:07下载
    积分:1
  • altera公司cpld的原理图库(protel格式)
    altera公司cpld的原理图库(protel格式)-sch.lib about altera s cpld.
    2022-03-18 02:53:20下载
    积分:1
  • simple code based on verilog shifter , cla ,clg , ALU , PC
    simple code based on verilog shifter , cla ,clg , ALU , PC
    2022-03-04 03:11:05下载
    积分:1
  • 基于quartus 的一些程序 都是verilog 还是比较有用的
    基于quartus 的一些程序 都是verilog 还是比较有用的 -Based on some of the procedures Quartus Verilog are still quite useful
    2023-02-23 04:30:03下载
    积分:1
  • Tri-Eth
    采用xilinx三太以太网ip核,tri-mode MAC完成千兆以太网数据传输(Too Ethernet using xilinx ip three nuclear, tri-mode MAC Gigabit Ethernet data transmission is completed)
    2014-03-06 22:00:43下载
    积分:1
  • 三体模型
    三体模型仿真计算样例,基于特定的java浏览器插件对象,以非常形象的方式展示了三体运动物体的规律,可以调节运动参数,实时查看运动变化情况。
    2022-05-23 17:18:16下载
    积分:1
  • beipin_test
    实现任意倍数的倍频,帮助大家解决VHDL倍频问题,(The realization of arbitrary multiples of the octave, octave VHDL help people solve problems,)
    2021-03-24 17:19:14下载
    积分:1
  • 下午5点的代码及说明,verilog代码,几乎所有的IC面试都会问…
    5分代码及说明,verilog代码,几乎所有的IC面试都会问到这个问题,所以总结了一下发了上来,共同学习!-5 pm code and explanations verilog code Almost all the interviews will IC asked this question, summed up in the ranks about fat, learn together!
    2022-02-21 11:34:44下载
    积分:1
  • DS1302
    基于DS1302芯片的VERILOG 语言数字钟。可实现年月日时分秒显示。(DS1302 chip-based language VERILOG digital clock. Date can be achieved when every minute display.)
    2014-06-26 15:53:06下载
    积分:1
  • 696518资源总数
  • 104298会员总数
  • 46今日下载