登录
首页 » VHDL » 这是一个数字时钟数字逻辑电路,整个工程包上传…

这是一个数字时钟数字逻辑电路,整个工程包上传…

于 2022-08-06 发布 文件大小:1,017.20 kB
0 35
下载积分: 2 下载次数: 1

代码说明:

这是一个数字时钟的数字逻辑电路,整个工程打包上传,时钟可以计时、校时、整点报时、定时闹钟。使用电路图实现的。在quatarsII里面仿真的并且下载到DE2板上运行过。-This is a digital clock digital logic circuits, the whole project package upload, the clock could be time, school hours, the whole point timekeeping, timing alarm clock. The use of circuit implementation. The quatarsII inside the simulation, and downloaded to the DE2 board to run-off.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696522资源总数
  • 104027会员总数
  • 45今日下载