登录
首页 » VHDL » 十六进制7Segment时钟

十六进制7Segment时钟

于 2022-07-13 发布 文件大小:3.99 kB
0 45
下载积分: 2 下载次数: 1

代码说明:

十六进制计数器递增 ALTERA FPGA 板 7 段显示器上的每一秒。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • The design of digital self
    数字平律己的设计非常实用 黄永显示早设计大方ijasd-The design of digital self-Ping Wong Wing-show as early as practical design Dafang ijasd
    2022-08-10 00:17:42下载
    积分:1
  • Min-Max
    calculate min max of series of nb
    2009-08-08 16:26:52下载
    积分:1
  • LEDTest2
    This is a running 10 bit led on VHDL code including switch to shift from increasing or decreasing
    2017-10-28 16:27:20下载
    积分:1
  • 6
    说明:  4位数码扫描显示电路,我们控制一个七段LED需要8个输出端口;如果要输出四位十进制数,就需要32的输出端口,这将占用大量的端口资源。采用串行扫描显示,我们只需要8+4共12个端口即可。其原理是:用一个四位的输出端控制,某一时刻只选中其中的一个LED(输出为‘1’表示选中),八位的输出端将该LED所需要显示的值输出;然后四位的输出端值改变,选中下一个LED。这样依次类推。如果选择的频率很快,达到50Hz以上,由于人眼的视觉暂留效应,看起来就像4个LED同时显示。 设计一个程序,输入四个一位十进制数,用4个LED显示出来。CLK采用频率可调信号发生器,逐渐改变频率,观察扫描频率的改变对输出效果的影响。 输入:连续脉冲,逻辑开关;输出:七段LED。 (4 digital scanning display circuit, we need to control a seven-segment LED output port 8 If you want to output four decimal numbers, you need the output port 32, which will take up a lot of ports. Serial scans showed, we need only 8 of 12 ports can be+4. The principle is: the output of four with a control, a time to select only one LED (output 1 is selected), 8 output of the LED by the need to show the value of the output then The output value of the four changes, select the next LED. This and so on. If you select the frequency rapidly, reaching more than 50Hz, as the human eye s persistence of vision effect, looks like a 4 LED display simultaneously. Design a program, enter a decimal number four, with four LED display. CLK signal generator with adjustable frequency, gradually changing the frequency of observed changes in scan frequency effect on the output. Input: Continuous pulse, logic switches output: seven-segment LED.)
    2010-06-21 22:07:59下载
    积分:1
  • verilog实现的“BCD/七段译码器”。
    verilog实现的“BCD/七段译码器”。-verilog implementation " BCD/Seven-Segment Decoder."
    2022-12-23 05:15:02下载
    积分:1
  • sinewave_FPGA
    数字载波发生器,产生一个正弦波,工程中的所有模块都经过测试并运行没有任何问题,而且利用逻辑分析仪对每个模块的输出都进行了逻辑测试。并经过D/A转换得到了正弦波波形,但唯一的缺点是没有滤波器,如果有人想看标准正弦波,可以自制一个简易低通滤波器进行观看,如有不清楚的地方可以把问题发到我的邮箱jiangguoqian@126.com一起探讨研究。(sinewave)
    2010-08-23 19:42:07下载
    积分:1
  • useful
    FPGA做VGA视频显示的详细资料,我找了很久才收集起的,有四篇文章,很有用(FPGA do VGA video display detailed information, I found a long time before they start collecting, with four articles, very useful)
    2020-12-21 18:29:09下载
    积分:1
  • 这个RAR文件包含有关FPGA和CPLD的呈现。
    This rar files contains the presentation about FPGA and CPLD .
    2022-07-13 06:31:38下载
    积分:1
  • Project7_5
    基于fpga状态机的交通灯设计,亮灯时间自己修改,程序简单易懂。(Traffic light design based on FPGA state machine, light time self-modifying, the program is simple and easy to understand.)
    2020-06-18 04:00:01下载
    积分:1
  • OFDM_TX_CR802.11-master
    OFDM_TX_CR802.11-master 802.11协议 ofdm开发(OFDM_TX_CR802.11-master)
    2018-11-15 17:03:03下载
    积分:1
  • 696518资源总数
  • 104298会员总数
  • 46今日下载