登录
首页 » Verilog » DE2板实现的带有记忆功能的秒表

DE2板实现的带有记忆功能的秒表

于 2022-07-13 发布 文件大小:1.15 MB
0 53
下载积分: 2 下载次数: 1

代码说明:

1、verilog语言2、实现了秒表功能,且带有记忆功能。该秒表可以用于计时,且有复位、暂停和开始按钮;    开始计时后可以进行相应的记录。且该秒表带有两个暂停按钮,一个是暂停后秒表继续走,    另一个是暂停后秒表不走。3、开发环境:Altera-quartus

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • endat_c
    说明:  用于读取海德汉绝对位置编码器的位置数据。ENDAT2.1接口(Read the data from ENDAT2.1)
    2021-04-21 18:58:49下载
    积分:1
  • gmsk
    利用fpga实现gmsk的调制并仿真,全部代码(Fpga implements gmsk)
    2020-12-24 00:09:06下载
    积分:1
  • UART module Verilog codes and guidance
    Verilog codes of UART modules and guidances of UART
    2022-05-19 07:09:53下载
    积分:1
  • 序列检测器
    在计算机网络中像以太网,数字发送数据一位一次,非常高的速度。这种运动的数据通常被称为位流。一个特点是不幸的特别是在位流中的任何一位看起来与许多其他位相同。显然是重要的一个接收器能识别的比特流的重要特征。作为一个例子,它是消息的重要的是消息的明确的开始和结束。这是这份工作的特殊位序列被称为的标志。国旗是只是一位序列,充当的位流中的一个标记。在位流中检测一个标志采用序列检测器 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-09-05 08:05:03下载
    积分:1
  • FPGA按键加蜂鸣器实验
    FPGA按键加蜂鸣器实验: 加延时防抖+蜂鸣器(Experiments of keys and buzzers in FPGA)
    2020-06-22 04:00:01下载
    积分:1
  • class16_pll
    说明:  FPGA实现PLL锁相环,输出不同频率的时钟控制信号。(FPGA realizes PLL and outputs clock control signals of different frequencies.)
    2021-03-19 17:19:19下载
    积分:1
  • bist verilog
    说明:  design and implementation of bist using verilog
    2019-12-04 12:10:29下载
    积分:1
  • ofdm_system_implementation_by_verilog
    它是利用FPGA实现OFDM系统的整体设计,包括两部分,一部分是发射机,另一部分是接收机。
    2022-07-05 07:37:23下载
    积分:1
  • rake
    使用matlab实现cdma 系统的rake接收机,比较最大比合并,等增益合并和选择性合并接收算法的性能(脢 鹿 脫脙matlab脢渭脧脰cdma 脧渭脥 鲁 渭脛rake 陆 脫脢脮 禄煤 拢 卢 卤 脠 陆 脧 脳 卯)
    2021-04-19 14:38:51下载
    积分:1
  • latticeECP3-serdes-test-code
    lattice ECP3系列高速FPGA serdes测试代码(lattice ECP3 series high speed serdes test code)
    2021-03-25 01:39:14下载
    积分:1
  • 696518资源总数
  • 104388会员总数
  • 18今日下载