登录
首页 » Verilog » 序列检测器

序列检测器

于 2022-09-05 发布 文件大小:936.45 kB
0 64
下载积分: 2 下载次数: 1

代码说明:

在计算机网络中像以太网,数字发送数据一位一次,非常高的速度。这种运动的数据通常被称为位流。一个特点是不幸的特别是在位流中的任何一位看起来与许多其他位相同。显然是重要的一个接收器能识别的比特流的重要特征。作为一个例子,它是消息的重要的是消息的明确的开始和结束。这是这份工作的特殊位序列被称为的标志。国旗是只是一位序列,充当的位流中的一个标记。在位流中检测一个标志采用序列检测器 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • EC-67-XT_en
    LED based video wall tech spec
    2012-12-20 20:27:37下载
    积分:1
  • FIFO verilog 代码
    这个项目给出FIFO.Since buscan连接于不同的数据速率操作的设备,先入先出(FIFO)存储器的需要,以适应useof在I2C在I2C。 WithFIFO存储器,一快速的设备可以与通过theFIFO缓冲非常慢的设备进行通信。在另一方面,如果快速和低设备连接togetherwithout缓冲器时,快速的设备将必须等待低设备finishtransfer或接收的数据;但通过使用缓冲液中,在快速设备将bekept忙于处理信息到缓冲区。这是writteninto内存中的数据首先是第一个TOBE读出。
    2022-01-25 20:16:01下载
    积分:1
  • jiaozhijiejiaozhi
    VHDL代码完成行列交织与解交织的功能实现(the realization of interleaver on VHDL language)
    2020-07-17 15:08:49下载
    积分:1
  • VerilogHDL_advanced_digital_design_code_Ch6
    VerilogHDL_advanced_digital_design_code_Ch6 Verilog HDL 高级数字设计源码ch6(Advanced Digital Design VerilogHDL_advanced_digital_design_code_Ch6Verilog HDL source CH6)
    2007-11-27 10:13:37下载
    积分:1
  • gcounter1
    数字钟vhdl实现,在线测试无误,具有闹钟,对表功能(Digital clock vhdl implementation, online testing is correct, with alarm, the table function)
    2013-10-19 22:06:16下载
    积分:1
  • FPGA 的VGA 显示实验
    这是一个原创的VGA接口的代代码。是可以实验在电脑显示器上显示一副一定大小的图片。完全实现了FPGA和电脑显示器的同信了。代码设计风格是原创的。
    2022-01-25 17:12:51下载
    积分:1
  • adda
    基于FPGA 黑金ALINX 515的 ADDA采样模块源码(需调试)(ADDA Sampling Module Source Code Based on FPGA Heijin ALINX 515)
    2020-06-20 13:00:01下载
    积分:1
  • steper motor
    说明:  stepper motor module on spartan 6 and 24MHz clock fequency
    2019-03-10 15:44:31下载
    积分:1
  • calculator_final
    清华大学电子课程设计:Verilog,QuartusII可正确运行,可下载到FPGA上,音乐计算器,完成两个三位数的运算,有注释,很强大!!(Verilog, QuartusII run correctly, can be downloaded to the FPGA, music, calculator, completed two three-digit operations, there are notes, very powerful! !)
    2020-08-16 23:38:25下载
    积分:1
  • seven_lcd
    七段数码管显示的时钟程序VHDL代码 ISE编译环境(SEVEN seg VHDL ISE CLOCK)
    2009-12-08 11:09:15下载
    积分:1
  • 696518资源总数
  • 104298会员总数
  • 46今日下载