-
verilog 算术逻辑单元
串行进位加法器需要 串行进位加法器需要 串行进位加法器需要 串行进位加法器需要 逐级 进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少进位，延 迟很大。先行加法器可以有效的减少迟。 设二进制加法器的第 设二进制加法器的第 设二进制加法器的第 设二进制加法器的第 设二进制加法器的第 i位输入为 位输入为 Xi, Yi, Xi, Yi, Xi, Yi, Xi, Yi, 输出为 输出为 Si, Si, Si, 进位输入为 进位输入为 进位输入为 Ci ，进位输出为 ，进位输出为 ，进位输出为 ，进位输出为 Ci+1 Ci+1则有Si = XiSi = Xi Si = Xi Si = Xi⊕Yi ⊕CiCi+1 Ci+1 = Xi·Yi + Ci += Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci += Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci = Xi·Yi + Ci Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi + (Yi)Yi ·Ci = Xi + (Yi)Yi ·Ci = Xi + (Yi)CiYi·Ci = Xi Yi + (Yi)CiYi·Ci = Xi Yi +
- 2023-08-11 20:50:02下载
- 积分：1
-
ahb2wishbone_latest.tar
AHB to wishbone bridge verilog
- 2018-03-06 00:27:11下载
- 积分：1
-
uart
说明： 本文档具有较全面的dw_apb_uartd的接口代码，具有详细的注释，很方便供用户学习。(This document has a more comprehensive dw_apb_uartd interface code, with detailed comments, which is very convenient for users to learn.)
- 2021-04-16 21:58:54下载
- 积分：1
-
project_1
简单的一个Verilog小程序，适合刚接触的人群(A simple Verilog small program, suitable for people just contact)
- 2020-06-16 22:20:01下载
- 积分：1
-
ahb_sramc_svtb
ahb总线Verilog代码及sv仿真文件(ahb bus Verilog code and sv simulation code)
- 2021-05-14 14:30:02下载
- 积分：1
-
QAM_FPGA
QAM调制，基于FPGA的实现，包含有乘法器模块、升降余弦滤波器模块、QAM序列生成模块(QAM modulator,the implementation based on FPGA,include MUL、FIRCOS and QAM generate)
- 2021-03-03 01:49:33下载
- 积分：1
-
FPGA时序约束和timequest timing analyzer
约束所有时钟（包括你的设计中特有的时钟）对准确的时序分析结果而言是必不可少的。Quartus II TimeQuest Timing Analyzer为各种各样的时钟配置和典型时钟提供许多SDC命令。(Constraining all clocks, including the clocks unique to your design, is essential for accurate timing analysis results. The Quartus II TimeQuest Timing Analyzer provides many SDC commands for a variety of clock configurations and typical clocks.)
- 2018-06-06 08:26:22下载
- 积分：1
-
true_dpram_sclk_v-and-readme
Dualport Ram access read and write
- 2020-08-17 14:38:23下载
- 积分：1
-
AD9226_easy
基于赛林思FPGA芯片， 控制采集芯片AD9226的程序(FPGA control AD9226 program)
- 2020-12-06 21:09:22下载
- 积分：1
-
任意波形发生器
任意波形发生器，通过计数器并结合拼接操作产生四种波形正弦波，方波，三角波，斜三角波。通过数据选择端（2位）共四种模式确定选择产生上述四种波形中的哪一种波形。波形的形状是由若干个坐标的点连接而成。
- 2022-10-03 15:40:03下载
- 积分：1
|
联系客服（QQ：3324461878）
