登录
首页 » VHDL » 系统介绍EDA技术的发展概述,相关概念,VHDL语言、MAX+PULS、QUARTUS的设计方法。...

系统介绍EDA技术的发展概述,相关概念,VHDL语言、MAX+PULS、QUARTUS的设计方法。...

于 2022-07-09 发布 文件大小:13.73 MB
0 53
下载积分: 2 下载次数: 1

代码说明:

系统介绍EDA技术的发展概述,相关概念,VHDL语言、MAX+PULS、QUARTUS的设计方法。-System overview of the development of EDA technology, related concepts, VHDL language, MAX+ PULS, QUARTUS design method.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • lab12_design_files
    des code source vhdl sur fpga
    2016-03-29 08:09:05下载
    积分:1
  • NIOS II based on the SD CARD MUSIC PLAYER source, including hardware SOPC
    基于NIOS II的SD CARD MUSIC PLAYER源码,包括硬件SOPC-NIOS II based on the SD CARD MUSIC PLAYER source, including hardware SOPC
    2023-02-13 09:35:05下载
    积分:1
  • vhdl
    vhdl常见小实验代码,包括二进制比较器,4选1,8421十进制,8421转化成格雷码,8421余三码,分频器,数据码译码器,二进制减计数器,四位环形计数器等(VHDL common small experiment code)
    2020-06-24 13:00:02下载
    积分:1
  • Manchester-code-of-VHDL-program
    利用FPGA实现硬件的VHLD语言的Manchester code。(Hardware implementation using FPGA VHLD language Manchester code.)
    2013-07-14 22:08:25下载
    积分:1
  • 16QAM
    基于FPGA 16QAM解调verilog代码,(16QAMdemoluator veriliog)
    2021-02-23 23:49:39下载
    积分:1
  • gps
    基于fpga和dsp架构的gps接收机的设计和实现(Design and Implementation of gps Receiver Based on fpga)
    2017-05-25 17:44:51下载
    积分:1
  • 微波炉定时器集成电路的设计 1、 控制状态机:工作状态状态转换。 2、 数据装入电路:根据控制信号选择定时时间、测试数据或完成信号的装入。 3、...
    微波炉定时器集成电路的设计 1、 控制状态机:工作状态状态转换。 2、 数据装入电路:根据控制信号选择定时时间、测试数据或完成信号的装入。 3、 定时器电路:负责完成烹调过程中的时间递减计数和数据译码供给七段数码显示,同时还可以提供烹调完成时间的状态信号供控制状态机产生完成信号。 -microwave timer IC design a control state machine : state of the state conversion work. 2, data loading circuit : According to choose control signal timing, or the completion of the test data signal load. 3, timer circuit : responsible for the completion of the cooking process of counting and time decreasing supply data decoding digital paragraph 107, while cooking can also provide time to complete state control signal for the state machine generated signals.
    2022-04-02 09:49:26下载
    积分:1
  • 本例是一个6层电梯的控制系统,VHDL原程序,状态机,控制器
    本例是一个6层电梯的控制系统,VHDL原程序,状态机,控制器-This case is a 6-storey elevator control system, VHDL original procedures, state machine, controller
    2022-08-13 12:10:03下载
    积分:1
  • 单周期cpu
    说明:  该文件包含了实现单周期cpu的全部代码以及实验报告,包括仿真波形以及烧板过程(This file contains all the codes and experimental reports of realizing single cycle CPU, including simulation waveform and download process)
    2019-12-14 20:55:42下载
    积分:1
  • VHDL语言串口接收数据
    VHDL语言,实现穿行数据接收的功能,将异步串口的数据转换为八位数据存储。
    2022-03-24 16:10:35下载
    积分:1
  • 696518资源总数
  • 104305会员总数
  • 11今日下载