网站首页

基于VHDL的rsc（7,5）递归卷积编码器

于 2022-06-28 发布文件大小:1.14 MB

 0  154

下载积分: 2 下载次数: 1

我要下载

代码说明：

rsc递归卷积编码器是turbo码的分量编码器，递归相对于普通的卷积码多了一个反馈，拥有更好地重量谱分布和更加的误码率特性，且码率越高，信噪比越低其优势越明显。利用D触发器组成的rsc生成器，逻辑思维简单，里面包含有测试波形以及测试的结果

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

RobustVerilog_free1.2_win
RobustVerilog生成verilog工具(RobustVerilog version)

2021-01-22 18:18:41下载

积分：1
Quartus II
quartus II-sopc builder avalon总线LCD控制IPCORE-quartus II-sopc builder avalon Bus LCD controller IP CORE

2022-08-09 10:55:42下载

积分：1
FPGA
无线通信FPGA实现的代码有matlab和verilog(FPGA implementation of wireless communication code matlab and verilog)

2012-09-17 10:39:40下载

积分：1
uart
UART串口的verilog源代码，完全正确...........(UART serial Verilog source code, completely correct ...........)

2009-03-02 14:44:16下载

积分：1
MTKhardwaretraing
MTK平台硬件培训MTK平台硬件培训MTK平台 GSM双频手机接收信号处理流程MTK平台 GSM双频手机接收信号处理流程 (MTK platform hardware training platform hardware training MTK MTK GSM dual-band mobile phone platform to receive the signal processing)

2010-08-05 00:12:33下载

积分：1
更多功能，有文件直接弄到MAX++里运行
更多功能，有文件直接弄到MAX++里运行-Verilog vhdl

2022-06-19 05:29:14下载

积分：1
本文为verilog的源代码
本文为verilog的源代码-In this paper, the source code for Verilog

2022-01-24 19:02:52下载

积分：1
frame_decode_and_encode
一个用Verilog编写的编帧、解帧及码速匹配的程序，相当经典(Verilog prepared with a series of frames, frames and solutions yards speed matching procedures, rather classic!)

2006-07-12 15:10:07下载

积分：1
freq_meter
使用verilog写的频率计，可切换档位(Frequency counter using verilog write switch stalls)

2012-12-08 00:54:56下载

积分：1
ALTERA Cyclone1C20 Nios开发板，protel99格式
ALTERA Cyclone1C20 Nios开发板，protel99格式-ALTERA Cyclone1C20 Nios，protel99

2022-01-23 10:08:20下载

积分：1

696518资源总数
106222会员总数
14今日下载

基于VHDL的rsc（7,5）递归卷积编码器

0 个回复

热门标签

热门下载