-
计数器的VHDL语言程序实现1
VHDL语言编写的计数器程序，实现1到9999计数，并动态扫描显示，带清零和暂停功能，课上作业自编程序-VHDL language of the counter program to achieve 1-9999 counts, and the dynamic scan showed, with Clear and suspension of functions, classes, on a self-compiled programs
- 2022-01-21 03:16:50下载
- 积分：1
-
775dbfc273b27329d455f8257e85d839cc5d
CPFSK Demodulation Techniques
- 2018-09-18 17:31:30下载
- 积分：1
-
半加器
半加器
- 2022-10-16 16:40:03下载
- 积分：1
-
SPI经典ip核
可以直接用于工程的开发和利用
SPI经典ip核
可以直接用于工程的开发和利用-err
- 2023-02-04 19:10:03下载
- 积分：1
-
华为_大
华为_大规模逻辑设计指导书，看看人家是怎么管理FPGA编程的，真的获益匪浅-Huawei _ large-scale logic design guide book, take a look at how the management of people FPGA programming, and really benefited from
- 2023-01-02 23:55:03下载
- 积分：1
-
FPGAshixu
FPGA经验总结：时序是设计出来的
我们在做详细设计的时候，对于一些信号的时序肯定会做一些调整的，但是这种时序的调整最多只能波及到本一级模块，而不能影响到整个设计。(FPGA Experience: Timing is designed to do the detailed design of our time, for some signal timing will certainly make some adjustments, but adjust this timing can only spread to up to this level of the module, but not affect the whole design.)
- 2015-03-13 10:27:51下载
- 积分：1
-
the program have designed a PCM signal timing modules, including the CLK input,...
该程序设计了一个产生PCM码流时序信号的模块，他包括输入端CLK，SET及输出端Q1,Q2,Q3-the program have designed a PCM signal timing modules, including the CLK input, and output SET Q1, Q2 and Q3
- 2022-02-15 04:03:30下载
- 积分：1
-
sdr
全数字OQPSK解调算法的研究及FPGA实现
论文介绍了OQPSK全数字接收解调原理和基于
软件无线电设计思想的全数字接收机的基本结构，详细阐述了当今OQPSK数字
解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法，
并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的
仿真和性能分析，确定了FPGA中的系统实现方案。在此基础上，本文采用Verilog
HDL硬件描述语言在Altera公司的QuartusⅡ开发平台上设计了同步解调系统中
的各个模块，还对各模块和整个系统在ModelSim中进行了时序仿真验证，并对
设计中出现的问题进行了修正。最后，经过FPGA调试工具嵌入式逻辑分析仪
SignalTapⅡ的硬件实际测试，(The Research and FPGA Implement of All
Digital OQPSK Demodulation Algorithms
)
- 2020-06-30 18:00:01下载
- 积分：1
-
Features: Based on the VHDL language, realize high
功能：基于VHDL语言，实现对高速A/D器件TLC5510控制-Features: Based on the VHDL language, realize high-speed A/D control devices TLC5510
- 2022-11-12 08:45:02下载
- 积分：1
-
MIPS_LANG
说明： verilog实现misp架构，并且支持modelsim仿真(Verilog implements MISP architecture and supports Modelsim simulation)
- 2020-06-18 04:40:02下载
- 积分：1
