登录
首页 » Verilog » verilog语言 秒表程序源代码及时序图

verilog语言 秒表程序源代码及时序图

于 2022-05-20 发布 文件大小:390.85 kB
0 72
下载积分: 2 下载次数: 1

代码说明:

用verilog语言详细编写的源代码及顶层文件,含有时序图分析。要求有Quartus2开发环境。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 实现串口传输代码
    这是一个很好用的实现PC机与FPGA之间的数据传输
    2022-03-24 04:05:35下载
    积分:1
  • Verilog实现基于FPGA的反应测试系统
    2016年4月19日22:51:52 反应测试系统
    2022-01-27 17:49:48下载
    积分:1
  • exp8
    浙江大学体系结构实验课代码 实现5级流水线带有停顿,旁路和控制竞争的处理。(Experimental Architecture, Zhejiang University course code with a pause 5-stage pipeline, bypassing the treatment and control of competition.)
    2020-09-26 12:07:46下载
    积分:1
  • Continuous_delay_control_Farrow
    说明:  matlab代码,利用Farrow结构设计分数延时滤波器,滤波器阶数和个数可分别进行设置,利用最大最小准则近似(Matlab code, using Farrow structure design fractional delay filter, filter order and number can be set separately, using the maximum and minimum criterion approximation.)
    2019-06-14 09:10:59下载
    积分:1
  • 实验17 ADC实验
    说明:  鉴于stm32在keil平台上的ADC采集转化,在LCD屏上显示程序(voltage acquisition adc)
    2020-06-20 12:40:02下载
    积分:1
  • Altera FPGA配置AD5300 Verilog代码
    Altera FPGA 利用SPI口配置外部DACAD5300的Verilog代码,代码经调试后运行稳定。友情提示,由于本人水平有限,代码不可避免存在问题,敬请谅解
    2022-09-05 02:50:03下载
    积分:1
  • 2
    说明:  ADV7179芯片的驱动程序,基于FPGA硬件实现,已经验证可以使用(ADV7179 chip drivers, FPGA-based hardware implementation has been verified using)
    2011-02-21 16:06:56下载
    积分:1
  • ALTERA_FPGA_SDRAM
    使用ALTERA的FPGA控制SDRAM的verilog程序(Use ALTERA s FPGA to control SDRAM s verilog program)
    2017-03-30 00:31:53下载
    积分:1
  • dac7512
    实现A/D转换,给定输入,观察输出电压,VHDL程序。(Implement A/D conversion,Given input, observe the output voltage, VHDL program.)
    2016-04-21 16:05:49下载
    积分:1
  • AD_R
    AD7685芯片采集程序,可以自行设置采样率,经检验可用。(The AD7685 chip collection procedures, available.)
    2020-12-20 14:19:08下载
    积分:1
  • 696518资源总数
  • 104388会员总数
  • 18今日下载