-
NIOS II IDE 编程， 定时器测试程序，仅供参考。
NIOS II IDE 编程， 定时器测试程序，仅供参考。-NIOS II IDE programming timer testing procedures, for information purposes only.
- 2022-06-26 06:07:20下载
- 积分：1
-
一款介绍Soc使用的PDF文档供大家看和实践，还是有一定参考价值的！...
一款介绍Soc使用的PDF文档供大家看和实践，还是有一定参考价值的！-A description Soc using PDF documents for everyone to see and practice, there are still some reference value!
- 2022-01-25 23:50:29下载
- 积分：1
-
Dual-Mode-Dual-Band-Filters
本文介绍一种波导双模双带滤波器的设计方法。(This paper presents a new class of dual-mode dualband
filters in which each polarization is dedicated to a selected
band. The equivalent circuit is a parallel combination of two inline
networks that represent each polarization. A transmission zero is
generated between the two bands by properly adjusting the relative
orientations of the input and output coupling apertures.)
- 2013-03-12 18:08:33下载
- 积分：1
-
line_four
利用verilog HDL逐点比较法实现直线和圆弧插补(Use verilog HDL by-point comparison method to achieve linear and circular interpolation)
- 2020-12-01 14:59:27下载
- 积分：1
-
眼电图形刺激器设计
完成黑白全屏半屏棋盘格、红绿全屏半屏竖条栅、蓝绿全屏半屏横条栅六种图形格式之间的循环转换，用FPGA实现VGA显示。 设计方案的顶层文件需有几个模块构成：锁相环模块，分频定时模块，时序控制模块和显示模块。每个模块首先用VHDL语言 完成实现并仿真，再生成模块放在顶层的block文件中。锁相环模块作用是把硬件实验板的50MHz转换为适用于VGA800*600 的40MHz时钟；定时模块定时5秒，每5秒转换一种图形显示方式；时序控制模块用于扫描及消隐，使能够正常显示；显示模块 用于显示。各模块正确连线、定义引脚和仿真后，可以下载到FPGA中，连接显示器来显示，六种图形方案每5秒转换，循环。
- 2022-01-22 08:35:40下载
- 积分：1
-
wallace multiplier trees for 4:2
- 2022-02-10 01:12:10下载
- 积分：1
-
双向使用VHDL仿真环境转移登记环节
用vhdl实现双向移位寄存器 仿真环境MAXPLUS-II，QUARTUS--bidirectional use VHDL simulation environment shift register Segments-II, QUARTUS-
- 2022-03-20 23:34:56下载
- 积分：1
-
FFT处理器，FPGA的设计，适用于信号处理技术参考…
FFT处理器的FPGA设计方法，适合做信号处理的技术人员参考，用FPGA实现-FFT processor, FPGA design, suitable for signal processing technology for reference, using FPGA to achieve
- 2022-12-05 04:55:03下载
- 积分：1
-
docs
papers based on distributed arithmetic.
- 2014-02-06 16:17:09下载
- 积分：1
-
扰码器的verilog实现,参考802.11a相关标准
扰码器的verilog实现,参考802.11a相关标准-Scrambler in verilog implementation
- 2022-03-13 09:09:35下载
- 积分：1
