登录
首页 » VHDL » Electronic code locks, FPGA

Electronic code locks, FPGA

于 2022-04-06 发布 文件大小:1.36 MB
0 47
下载积分: 2 下载次数: 2

代码说明:

电子密码锁,采用基于fpga的设计,可以设置6位密码-Electronic code locks, FPGA-based design, can be set 6 password

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • fft变换三个中的一个(站长:三个代码算一个)
    fft变换三个中的一个(站长:三个代码算一个)-one of the three fft transfermation code
    2022-02-10 13:45:18下载
    积分:1
  • VHDLFIR
    1 由matlab计算FIR数字滤波器的滤波系数; 2 用VHDL语言设计逻辑电路,再通过QUARTUS II 软件,将各个模块的电路封装成期间,在顶层设计中通过连线,完成整个系统。 (matlab VHDL QUARTUS )
    2016-05-15 12:49:30下载
    积分:1
  • ddsProm
    dds 频率可控,32位 输出为12位 已含有.hex文件,直接装载致ROM即可~(dds frequency-controlled, 32-bit output is 12 already contains. hex file can be loaded directly caused ROM ~)
    2013-06-13 10:07:16下载
    积分:1
  • VHDL实现ALU的源代码,并且提供了一个详细的testbench!
    VHDL实现ALU的源代码,并且提供了一个详细的testbench!-ALU VHDL source code, and provide a detailed testbench!
    2022-03-12 21:14:39下载
    积分:1
  • DE2 will connect to the LCD layout for Terasic off technology companies attached...
    DE2将连接到LCD布局上,为Terasic off技术公司附上系统代码
    2023-02-16 06:25:03下载
    积分:1
  • XILINXCPLD combine the simulation RS232 communication Verilog source
    结合XILINXCPLD所做的模拟RS232通信verilog源程序-XILINXCPLD combine the simulation RS232 communication Verilog source
    2022-01-28 06:03:56下载
    积分:1
  • xapp1071
    高速ADC及DAC接口的参考设计。在Xilinx FPGA上实现。(Reference design of xapp1071.)
    2012-05-22 15:34:04下载
    积分:1
  • 数字相位
    PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF-digital phase-locked loop PLL design source, in which Fi is the input frequency (receive data), Fo (Q5) is the local output frequency. Objective is to extract data input clock signal (Q5), its frequency and data rate line, the clock rising edge of the lock data the rising and falling edge; top-level document is PLL.GDF
    2023-05-28 08:00:03下载
    积分:1
  • laplace
    说明:  Laplace可以应用于图像的锐化,根据其原理,对于Laplace后的图像同样可以进行边缘检测。(Laplace can be applied to image sharpening. According to its principle, edge detection can also be performed for images after Laplace.)
    2020-07-15 18:28:50下载
    积分:1
  • :采用FPGA来实现一个基于OFDM技术的通信系统中的基带数据处理部分,即调制解调器。其中发射部分的调制器包括:信道编码(Reed...
    :采用FPGA来实现一个基于OFDM技术的通信系统中的基带数据处理部分,即调制解调器。其中发射部分的调制器包括:信道编码(Reed-Solomon编码),交织,星座映射,FFT和插入循环前缀等模块。我另外制作了相应的解调器,可以实现上述功能的逆变换。-: Using FPGA to implement a technology-based OFDM communication systems in base-band data processing part of the modem. One part of the modulator launch include: channel coding (Reed-Solomon coding), interleaving, constellation mapping, FFT and cyclic prefix insertion modules. I also produced a corresponding demodulator can achieve the above-mentioned inverse transform function.
    2023-05-15 07:15:03下载
    积分:1
  • 696518资源总数
  • 104305会员总数
  • 11今日下载