Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
于 2022-03-28 发布
文件大小:43.51 kB
0 43
下载积分: 2
下载次数: 1
代码说明：
Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。-Verilog HDL prepared by the five-frequency circuits. Clock using two phase logic role.
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
