-
vhdlcoder
VDHL的简单DEMO演示，有利于初学者学习使用(VDHL simple demo DEMO will help beginners learn to use)
- 2008-01-16 15:44:44下载
- 积分：1
-
electricwatch
用VHDL语言设计多功能的电子表。实现基本电子表的时间显示、闹钟、秒表等功能(VHDL language design with multi-functional electronic watch. The time table to achieve basic electronic display, alarm clock, stopwatch functions)
- 2010-05-07 17:11:53下载
- 积分：1
-
Block-cipher-lock
密码锁verilog源代码，包括四个七段数码管显示模块，设置密码以及输入密码校验模块(Password lock Verilog source code, including four of seven digital tube display module, set the password and password verification module)
- 2014-01-11 23:57:19下载
- 积分：1
-
I2C
关于I2C总线协议的verilog代码，里面包括了3个verilog代码(I2C bus protocol verilog code, which includes three verilog code)
- 2012-08-31 14:31:29下载
- 积分：1
-
Verilog 的展位乘数
我们要提出新的 SRAM bitcell 以较少的功率消耗，读稳定性、 面积小于现有的施密特触发器基于 SRAM 和其他现有的设计，通过新的设计相结合的虚拟接地与读取错误减少逻辑。
可调滞回 CMOS 施密特触发器
磁滞 CMOS 施密特触发器设计策略研究了电压控制电流下沉和/或采购晶体管，迟滞窗口可以轻松地移动而不更改其宽度。对 ST 反馈逆变器进行了修改，晶体管被绊倒的逻辑 "0" 和 "1" 的逻辑。
- 2022-07-26 16:57:48下载
- 积分：1
-
FPGA芯片亚稳态参数测试代码
资源描述在FPGA器件上测试芯片的亚稳态参数的测试方法代码
- 2022-07-04 20:54:44下载
- 积分：1
-
9826
针对AD9826驱动设计的Verilog代码，主要是配置ccd采样的设计(The Verilog code is designed for AD9826, to configuration ccd sampling )
- 2020-07-16 21:48:50下载
- 积分：1
-
不动点在Verilog的真正功能
此功能需要写在你的模块结束或在您的测试台，显示你的定点实数。
- 2022-01-30 18:42:57下载
- 积分：1
-
stm8uart
Demo program for use UART STM8S
- 2013-09-05 03:18:35下载
- 积分：1
-
clock18div
Clock Divider, divfactor of 18
- 2015-03-24 18:04:49下载
- 积分：1
