-
七分频数字电路—VHDL
本程序描述了七分频数字电路，程序经过仿真，可以使用。该程序的设计方法为常用的奇数分频设计方法，简单易懂，具体方法描述网上很多，此外设计其他类似的奇数分频电路时，可以直接改动程序中相应的参数即可。文件中工程已经建好，可以用quartus II直接打开
- 2022-05-22 00:15:00下载
- 积分：1
-
FPGA时钟闹钟+电子琴+lcd显示
xlinx sparten 3E实验板，实现时钟闹钟功能，闹钟播放电子音乐，时钟，闹钟通过LCD屏显示。自己写的，亲测可用。
- 2022-03-05 16:40:01下载
- 积分：1
-
VHDL ip core的设计，软核的设计方法
VHDL ip core的设计，软核的设计方法-VHDL core of the design, soft-core design
- 2022-06-01 06:05:02下载
- 积分：1
-
这是我对FPGA程序的VME总线接口的设计，对FPGA的一面…
这是本人设计的一个关于VME总线接口的FGPA程序，FPGA一边连接ARM LPC2294，一边连接VME总线，FPGA采用的XILINX公司的SPARTANII系列，程序包包含完整的工程文件-This is my design of a VME bus interface on the FGPA procedures, FPGA side of the connection ARM LPC2294, while connecting VME bus, FPGA using the XILINX Inc. SPARTANII series, the package contains a complete project file
- 2023-01-09 16:20:04下载
- 积分：1
-
1路视频光端机的发射端，VHDL源码，使用全FPGA芯片的硬件，内建成帧、时钟、SERDES...
1路视频光端机的发射端，VHDL源码，使用全FPGA芯片的硬件，内建成帧、时钟、SERDES-The launch of a video PDH client, VHDL source code, use the whole FPGA chip hardware, built-in framing, clock, SERDES
- 2022-08-08 19:22:01下载
- 积分：1
-
警卫控制系统，主要 控制 电梯系统 ，通过422通讯格式完成与电梯系统之间的 通讯协议。...
警卫控制系统，主要 控制 电梯系统 ，通过422通讯格式完成与电梯系统之间的 通讯协议。-Security control system, the main control elevator systems, through to complete the 422 communication format, communication protocol between the elevator system.
- 2022-01-25 18:31:08下载
- 积分：1
-
half_band
半带滤波器verilog源代码，主要用于采样率变换系统中，采用乘法积累加器，很好的例子，供大家参考(Half band filter verilog code, mainly for the sampling rate conversion system, use the multiplication accumulation adder, a good example, for your reference)
- 2020-12-23 10:59:07下载
- 积分：1
-
FPGA_merge
关于FPGA排序算法的研究文献，有全排序和一些归并算法的文献介绍。(FPGA sequencing algorithm on the literature, there are some sort of sorting algorithm and the literature on the merger.)
- 2016-11-22 21:12:56下载
- 积分：1
-
sram_060803
SRAM的读写代码，对SRAM进行了乒乓操作，用VHDL语言进行设计，很有参考价值，甚至可以直接复制代码来进行自己的设计(SRAM read and write code, ping-pong operation carried out on the SRAM, using VHDL language design, of great reference value, or even directly copy the code to carry out their own designs)
- 2020-12-04 10:39:24下载
- 积分：1
-
用verilog实现了一个数字秒表的设计
用verilog实现了一个数字秒表的设计-verilog achieved using a digital stopwatch Design
- 2022-08-03 10:15:12下载
- 积分：1
