网站首页

图书馆的IEEE

于 2022-03-24 发布文件大小:1,000.00 B

 0  62

下载积分: 2 下载次数: 1

我要下载

代码说明：

LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL USE IEEE.STD_LOGIC_ARITH.ALL USE IEEE.STD_LOGIC_UNSIGNED.ALL

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

2022-05-01 00:03:25下载

积分：1
fpga_12864
这是基于Nios II的12864液晶点亮程序，包含汉字、字符等(This is a program which is based on Nios II ,its function is light the 12864 LCD that including Chinese characters, characters)

2012-07-02 17:28:21下载

积分：1
infrared_receive
红外接收处理，根据外部波形记录波形的高低电平时间，从而得到波形数据。(Infrared receiver processing, according to the external waveform waveform record high and low times, resulting waveform data.)

2013-09-27 11:09:02下载

积分：1
In Altera
在Altera的FPGA开发板上运行第一个FPGA程序，以后我还会陆续发布这方面的代码-In Altera

2022-03-11 01:12:51下载

积分：1
LS165
LS165移位寄存器的verilog语言编写(The writing of the Verilog language of LS165 shift register)

2020-11-22 22:59:34下载

积分：1
mission
基于FPGA和Matlab的均衡滤波器设计与实现基于MATLAB的数字均衡器的设计采用FPGA实现基于LMS算法的自适应均衡器的设计研究 PWM控制的FPGA实现等众多与FPGA、MATLAB相关的滤波器和均衡器设计 ( FPGA and MATLAB design of filter&EQ)

2016-04-03 12:37:42下载

积分：1
FFTbased-on-FPGA
基于FPGA的快速傅里叶变换。使用ISE软件以及MATLAB验证。(FFT based on FPGA)

2014-09-25 12:51:52下载

积分：1
pll
用FPGA实现数字锁相环，开发环境为ISE(Using FPGA digital phase-locked loop, development environment for ISE)

2021-03-19 18:29:19下载

积分：1
基于Verilog HDL的16位超前进位加法器分为3个功能子模块
基于Verilog HDL的16位超前进位加法器分为3个功能子模块-Verilog HDL-based 16-bit CLA is divided into three functional sub-modules

2022-02-05 08:39:21下载

积分：1
4-to-1
4选1数据选择器，有使能端控制，4个数据输入，2个地址端，1个输出(4 1 data selector, enable end control, four data inputs, two addresses end, an output)

2012-10-15 18:48:38下载

积分：1

696518资源总数
104298会员总数
46今日下载

图书馆的IEEE

0 个回复

热门标签

热门下载