登录
首页 » VHDL » 24小时时钟设计程序,含有时,分,秒的电路设计,基于VHDL语言,用Quartus 2程序实现。...

24小时时钟设计程序,含有时,分,秒的电路设计,基于VHDL语言,用Quartus 2程序实现。...

于 2022-03-23 发布 文件大小:374.19 kB
0 59
下载积分: 2 下载次数: 1

代码说明:

24小时时钟设计程序,含有时,分,秒的电路设计,基于VHDL语言,用Quartus 2程序实现。-24-hour clock design process, with hour, minute, second circuit design, based on the VHDL language, using Quartus 2 program.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 乘法器功能 直接实现两个数字信号的相乘~
    乘法器功能 直接实现两个数字信号的相乘~-Multiplier features two digital signal direct implementation of the multiplication ~
    2022-01-24 16:28:37下载
    积分:1
  • matlab2DPSK
    蒙特卡洛仿真图 这个程序对2psk信号进行仿真 前提是把信号能量归一化了 (This programme intend to realize the simulation of 2DPSK through MonteCarlo experiment. intends )
    2013-05-04 13:18:00下载
    积分:1
  • 第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7....
    第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计-Chapter 7 Digital System Design Example 7.1-integer dividers designed Music Generator 7.2 7.3 2F SK/2PSK Signal Generator 7.4 Table practical multi-function electronic traffic signal controllers 7.5 7.6 Digital Cymometer
    2022-04-12 22:39:11下载
    积分:1
  • lab4_0419
    Run-Length Encoder Example: Input Sequence (hexadecimal format): 0A, 14, 14, 14, 14, 14, 14, 14, 56, 56, 56, 56, 56, 32, 32, 07 Output Sequence (hexadecimal format): 0A, 14, 87, 56, 85, 32, 32, 07
    2015-05-04 05:36:31下载
    积分:1
  • hang_us14
    Synthetic Aperture Radar (SAR) imaging simulation target, Using wavelet denoising thought, LCMV optimization design array signal processing.
    2020-08-25 20:58:14下载
    积分:1
  • The_entire_FPGA_design_flow_Modelsim_Synplify
    详细的说明了FPGA设计的整个流程 FPGA设计全流程Modelsim>>Synplify.Pro>>ISE(Detailed description of the FPGA design flow of the entire FPGA design flow full Modelsim> > Synplify.Pro> > ISE)
    2009-04-06 10:12:48下载
    积分:1
  • axi_master
    DDR3 控制器,axi4_full 模式, burst长度为16,应用于xilinx平台。(DDR3 interface controller, axi4_full working mode with burst length 16, can operate on the xilinx platform.)
    2017-05-16 11:26:28下载
    积分:1
  • Writing Testbenches using System Verilog
    Material to learn how to use system verilog and how to write testbenches for verification.
    2018-02-09 17:24:25下载
    积分:1
  • 经典SOC设计教程
    SOC经典教程,包含案例以及完整的代码等等。(SOC classic tutorial, including cases and complete code, and so on.)
    2020-07-01 22:20:02下载
    积分:1
  • verilog full case and paralel case directive usage
    verilog full case and paralel case directive usage
    2022-05-28 07:00:24下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载