The_entire_FPGA_design_flow_Modelsim_Synplify
于 2009-04-06 发布
文件大小:213KB
0 61
下载积分: 1
下载次数: 7
代码说明：
详细的说明了FPGA设计的整个流程 FPGA设计全流程Modelsim>>Synplify.Pro>>ISE(Detailed description of the FPGA design flow of the entire FPGA design flow full Modelsim> > Synplify.Pro> > ISE)
下载说明：请别用迅雷下载，失败请重下，重下不扣分！
发表评论
