-
基于DDS的移相信号发生器的设计
4、各个功能的主要源程序
1、移相模块:
= 1 * GB2 * MERGEFORMAT ⑴、相位累加器:
architecture one of add32 is
begin
s
- 2023-02-10 04:25:04下载
- 积分:1
-
分别用分频比交错法及累加器分频法完成非整数分频器设计。...
分别用分频比交错法及累加器分频法完成非整数分频器设计。-Points were staggered method and frequency than the frequency accumulator law to complete the design of non-integer divider.
- 2022-01-25 23:28:15下载
- 积分:1
-
FPGA开发全攻略
FPGA设计攻略及流程,包含时序收敛和引脚约束(FPGA design strategy and process, including time series convergence and pin constraints)
- 2017-12-12 16:30:52下载
- 积分:1
-
眼电图形刺激器设计
完成黑白全屏半屏棋盘格、红绿全屏半屏竖条栅、蓝绿全屏半屏横条栅六种图形格式之间的循环转换,用FPGA实现VGA显示。 设计方案的顶层文件需有几个模块构成:锁相环模块,分频定时模块,时序控制模块和显示模块。每个模块首先用VHDL语言 完成实现并仿真,再生成模块放在顶层的block文件中。锁相环模块作用是把硬件实验板的50MHz转换为适用于VGA800*600 的40MHz时钟;定时模块定时5秒,每5秒转换一种图形显示方式;时序控制模块用于扫描及消隐,使能够正常显示;显示模块 用于显示。各模块正确连线、定义引脚和仿真后,可以下载到FPGA中,连接显示器来显示,六种图形方案每5秒转换,循环。
- 2022-01-22 08:35:40下载
- 积分:1
-
FPGA_OV5640_VGA_DDR3_code
说明: 基于OV5640摄像头的视频图像传输存储以及读取。供大家参考。(Video image transmission, storage and reading based on ov5640 camera. For your reference.)
- 2021-03-06 15:39:30下载
- 积分:1
-
实现控制8x8点阵动态显示字母的程序
基于CPLD的实现控制8x8点阵动态显示字母的程序,使用VHDL语言,通过调节分频系数可以实现点阵的变换速度,通过改变不同的状态可以让点阵显示不同的图案。
- 2022-03-19 00:46:52下载
- 积分:1
-
polyphaseFIR_1v0
polyphase fir dilter
- 2016-02-19 21:32:07下载
- 积分:1
-
source
altera DDR3 逻辑测试代码,这是工程实际调试好的代码,保证能用。(altera DDR3 vhdl code)
- 2020-12-21 20:49:08下载
- 积分:1
-
DAC0832
DAC0832 VHDL源程序 一个适合初学都的程序 (DAC0832 VHDL source code of a program suitable for both beginners)
- 2010-05-07 20:13:47下载
- 积分:1
-
芦苇
reed-solomon译码器。共有7个文件,分别为译码器的7个模块。-reed-solomon decoder. A total of seven papers, respectively, the decoder module 7.
- 2022-02-01 03:32:01下载
- 积分:1