登录
首页 » Verilog » 基于 Fpga 的高速 8 位吠陀乘法器

基于 Fpga 的高速 8 位吠陀乘法器

于 2022-03-20 发布 文件大小:11.38 kB
0 62
下载积分: 2 下载次数: 1

代码说明:

本文介绍了 8 位Vedic乘法器提升传播执行延迟,当相比传统的乘数,像阵列乘法器、 布劳恩乘数、 改性的 booth  型乘法器和华莱士树型乘法器

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于nios2的花样灯
    基于Qsys的嵌入式软核设计,基于Quartus的顶层模块设计,以及利用简单的C语言在nios2中实现花样灯的程序。实验的芯片是飓风二代,EP2C8Q208C8开发板。
    2023-09-05 19:50:09下载
    积分:1
  • Desktop
    说明:  qpsk的fpga实现,包含调制和解调部分,使用verilog语言(FPGA implementation of QPSK)
    2019-03-16 02:52:26下载
    积分:1
  • fft1024-verilogCODE
    fft 1024点verilog代码,适用于基-4的FFT算法描述,使用quartus,modelsim,(fftpoint 1024 verilog code)
    2020-12-19 01:59:10下载
    积分:1
  • DE2_PS2_Debug
    这是altera公司的DE2-35开发板下的一个PS2键盘的源程序代码工程,包括PS2驱动等模块有需要的人,可以下载(Altera DE2-35 development board of the company, the source code of a PS2 keyboard works, including the the PS2 driver modules need, you can download)
    2012-10-19 20:55:20下载
    积分:1
  • verilog-lfsr-master
    Fully parametrizable combinatorial parallel LFSR/CRC module. Implements an unrolled LFSR next state computation. Includes full MyHDL testbench.
    2020-06-24 21:40:01下载
    积分:1
  • fpga0023202323
    FPGA时序分析说明。对于高速时钟设计中的时序分析与约束有帮助(FPGA,TIME)
    2010-11-01 15:49:34下载
    积分:1
  • masera2017
    fpga hardware hevc implementation
    2018-08-06 01:26:57下载
    积分:1
  • dgnszsz
    多功能数字钟,在quartusII软件平台上实现的verilog源代码。大家试试看。(Multifunctional digital clock in quartusII software platform to achieve the verilog source code. We try.)
    2013-09-20 10:20:31下载
    积分:1
  • nios设计教程
    包含大量nios开发源码,包含详细的实验步骤和verilog代码,以及怎样用quartus和nios联合开发soc系统,
    2022-09-08 05:15:02下载
    积分:1
  • 组合下载器SCH-3-RENEW
    说明:  有自己制作的下载器原理图,包含了stlinkv2,XDS100V3,USBBLASTER.原理图和封装,一款多功能下载器。(Have their own production downloader schematic diagram, contains stlinkv2, XDS100V3, USBBLASTER. Schematic diagram and encapsulation, a multi-function downloader.)
    2019-02-28 17:27:16下载
    积分:1
  • 696518资源总数
  • 104305会员总数
  • 11今日下载