登录
首页 » VHDL » 标准SDR SDRAM控制器参考设计,Lattice提供的verilog源代码

标准SDR SDRAM控制器参考设计,Lattice提供的verilog源代码

于 2022-03-18 发布 文件大小:199.51 kB
0 54
下载积分: 2 下载次数: 1

代码说明:

标准SDR SDRAM控制器参考设计,Lattice提供的verilog源代码-standard SDR SDRAM controller reference design, the Lattice Verilog source code

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ANALYSIS-OF-FULL-ADDER
    DESCRIPTION OF FULL ADDER
    2013-11-12 13:32:19下载
    积分:1
  • FPGA-design-and-application
    已经正式出版,西安电子科技大学出版社,FPGA设计及应用,作者褚振勇(Has been officially published, Xi' an University of Electronic Science and Technology Publishing House, FPGA design and application, the author Zhezhengyong)
    2009-06-03 15:57:31下载
    积分:1
  • FREEDEV数字应用开发板上的I2C总线IP核的verilog描述
    FREEDEV数字应用开发板上的I2C总线IP核的verilog描述-FREEDEV digital application development board I2C bus IP core verilog description of
    2022-03-28 16:58:18下载
    积分:1
  • 本实验实现PS/2接口与RS
    本实验实现PS/2接口与RS-232接口的数据传输, PS/2键盘上按下按键,可以通过RS-232自动传送到主机的串口调试终端上(sscom32.exe); 并在数据接收区显示接收到的字符。 串口调试终端的设置:波特率115200,一个停止位,无校验位。-Realize this experiment, PS/2 interface with RS-232 data interface, PS/2 keyboard to press the button, through RS-232 automatic transmission to the host serial debug terminal (sscom32.exe) and data receiving display received characters. Serial debug terminal settings: 115200 baud rate, one stop bit, no parity bit.
    2022-08-08 00:57:00下载
    积分:1
  • 1_061227123744
    max plus的入门与应用,适合初学者对max plus ii有一个感性的认识(max plus entry and applications, suitable for beginners to the max plus ii have a perceptual awareness of)
    2007-11-22 09:55:10下载
    积分:1
  • Verilog的150个经典设计实例
    说明:  Verilog经典实例.包括洗衣机红路灯、兹自动方麦基、等式子可用(Classic examples of Verilog. Including red street lights for washing machines, ZAM, equation availability)
    2021-03-17 16:49:20下载
    积分:1
  • 这个信息有100个实例,是一个很好的学习参考。对于那些水
    本资料中有100个vhdl的例子,是很好的学习参考资料。对于学习vhdl的人来说是很有用的。-This information has 100 vhdl example, is a good learning reference. For those who learn vhdl is very useful.
    2022-01-23 10:02:48下载
    积分:1
  • I2C的VHDL源码,从机模式,编译通过。
    I2C的VHDL源码,从机模式,编译通过。-I2C the VHDL source code, from the mode, the compiler through.
    2023-01-11 08:00:03下载
    积分:1
  • JPEG标准下图象压缩的vhdl实现工程,文件包括一个图像。
    JPEG标准下图象压缩的vhdl实现工程,文件包括一个图像。-JPEG image compression standard works of VHDL realize that the document includes an image.
    2022-02-24 18:44:31下载
    积分:1
  • ClockSync
    基于COMTEX-M3的IEEE1588,irigB对时的源程序,包括GPS对时程序,并将对时的结果写入FPGA中(Based COMTEX-M3 of IEEE1588, irigB on time source, including GPS for the program, and writes the results when the FPGA)
    2015-05-12 15:11:03下载
    积分:1
  • 696518资源总数
  • 104298会员总数
  • 46今日下载