网站首页

In the Altera chip 2C35F672 platform FFT procedures DSPBuilder5.0, generated Ver...

于 2022-03-16 发布文件大小:463.34 kB

 0  61

下载积分: 2 下载次数: 1

我要下载

代码说明：

在Altera芯片2C35F672平台上的FFT程序，采用DSPBuilder5.0，生成Verilog文件。开发环境：QuartusII5.0。-In the Altera chip 2C35F672 platform FFT procedures DSPBuilder5.0, generated Verilog file. Development Environment: QuartusII5.0.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

占空比1：1的通用分频模块
占空比1：1的通用分频模块-1:1 generic-frequency module

2022-11-11 08:45:03下载

积分：1
XAPP_585
XAPP585 serdes_1_to_7 and serdes_7_to_1 data

2021-02-04 13:49:57下载

积分：1
wishbone 源代码，opencore
wishbone 源代码，opencore-wishbone source code, opencore

2022-05-13 00:28:04下载

积分：1
shuzizhongsheji
有用的数字钟设计文档，有秒表、闹钟等模块，希望对大家有用！(JUST LEARN FROM IT!!ENJOY!)

2013-07-18 11:02:24下载

积分：1
dossvga
dos下的svga图形库，包括读bmp位图，打点划线等(svga graphics library under dos)

2015-10-18 22:30:38下载

积分：1
通过本文章的学习能够使我们设计一些简单的逻辑电路和系统。很快我们就能过渡到设计相当复杂的数字逻辑系统。...
通过本文章的学习能够使我们设计一些简单的逻辑电路和系统。很快我们就能过渡到设计相当复杂的数字逻辑系统。-To learn through this article, will enable us to design some simple logic circuits and systems. Soon we will be able to transition to the design of complex digital logic systems.

2022-05-18 09:34:45下载

积分：1
The use of long
利用电话远程系统，通过密码验证来实现对家庭电器的智能控制。-The use of long-distance telephone system, via a password to verify the implementation of the intelligent control of household electrical appliances.

2022-01-31 17:55:43下载

积分：1
cpu_design
FPGA MIPS架构CPU，五段流水线功能，ISE开发，verilog语言，可综合，模拟结果正确，内含设计报告(FPGA MIPS CPU, simple five-stage pipeline function, developed by ISE, using verilog language)

2020-12-03 13:09:25下载

积分：1
5_lcd_ST7565P_12864
液晶ST7565P_12864驱动，实现打点成图。(LCD ST7565P_12864 drive, dot mapping.)

2012-04-04 20:01:42下载

积分：1
er
秒表东北大学秦皇岛分校电子设计自动化实验(Stopwatch Northeastern University at Qinhuangdao electronic design automation experiment)

2012-06-27 02:25:14下载

积分：1

696518资源总数
104305会员总数
11今日下载

In the Altera chip 2C35F672 platform FFT procedures DSPBuilder5.0, generated Ver...

0 个回复

热门标签

热门下载