网站首页

VHDLVERILOG语言实现的CARDBUS的IP源码,已经实现现场应用

于 2022-03-12 发布文件大小:1.91 MB

 0  65

下载积分: 2 下载次数: 1

我要下载

代码说明：

VHDLVERILOG语言实现的CARDBUS的IP源码,已经实现现场应用-CARDBUS IP CORE

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

which I have recently bought a CPLD Development Board VHDL source code accompani...
这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟.-which I have recently bought a CPLD Development Board VHDL source code accompanied the development of the plate diagram, You hope to be a good help! which states : eight priority encoder, multipliers, multi-path selectors, BCD binary switch, adder, subtraction device, the simple state machine, four comparators, seven of the digital control, i2c bus, lcd LCD allocated code switches, serial port, the buzzer sounded, matrix keyboards, Bomadeng, traffic lights, Digital Clock.

2022-02-20 05:51:18下载

积分：1
fifo
说明： FPGA的fifo与dsp的emif接口测试程序(EMIF interface test program for FIFO and DSP of FPGA)

2020-12-03 16:59:25下载

积分：1
完成ITUR656标准的视频流数据向RGB格式的转换。
完成ITUR656标准的视频流数据向RGB格式的转换。-Complete video streaming ITUR656 standard data format to RGB conversion. Test module

2022-02-13 16:12:20下载

积分：1
c
智能小车用到的c程序，单片机C语言与FPGA的 VHDL语言的结合(Smart car used c program, microcontroller C language and the combination of FPGA VHDL)

2013-07-16 14:18:21下载

积分：1
circuit_timing
verilog延时电路的不同写法，和综合能否。可对比学习(Different wording verilog delay circuit, and comprehensive ability. Comparable learning)

2014-05-14 18:02:44下载

积分：1
baud
说明：将外部的输入的6Mhz的信号分成为频率为153600hz的信号(The external input signal divided into 6Mhz 153600hz signal frequency)

2010-04-11 23:16:18下载

积分：1
VHDL version of the C8051 core (C8051). Evatronix company s IP core
VHDL版的C8051核(C8051).evatronix公司的IP核-VHDL version of the C8051 core (C8051). Evatronix company s IP core

2022-09-22 12:10:03下载

积分：1
NIOS II IDE 编程， LCD测试程序，仅供参考。
NIOS II IDE 编程， LCD测试程序，仅供参考。-NIOS II programming IDE, LCD testing procedures, for information purposes only.

2023-03-21 17:25:03下载

积分：1
encoding-decoding
卷积码编码译码程序以及其modelsim仿真波形文件等(Convolutional code encoding and decoding procedures and the Modelsim simulation waveform file)

2020-12-27 20:59:03下载

积分：1
基于FPGA的乐曲发生器电路设计附含源代码（quartersii环境下运行）...
基于FPGA的乐曲发生器电路设计附含源代码（quartersii环境下运行）-FPGA-based circuit design of the music generator containing the source code is attached (quartersii environment to run)

2022-02-16 04:27:54下载

积分：1

696518资源总数
104305会员总数
11今日下载

VHDLVERILOG语言实现的CARDBUS的IP源码,已经实现现场应用

0 个回复

热门标签

热门下载