登录
首页 » VHDL » 使用硬件描述语言(VHDL)的实现或门

使用硬件描述语言(VHDL)的实现或门

于 2022-03-11 发布 文件大小:30.35 MB
0 110
下载积分: 2 下载次数: 1

代码说明:

entity or1 is(a,b:in std_logic;y:out std_logic);architecture dataflow of or1 isbeginy

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696518资源总数
  • 104313会员总数
  • 30今日下载