-
ac97 codec fpga vertix5
；建立一个录音机，用于录制和播放8位数字音频样本。实现了一个低通FIR滤波器模块，可以用作抗混叠和重构滤波器。
- 2022-02-06 18:53:20下载
- 积分：1
-
VHDL数字频率计（1）频率测量范围： 10 ～ 9999Hz 。
（2）输入电压幅度 >300mV 。
（3）输入信号波形：任意周期信号。...
VHDL数字频率计（1）频率测量范围： 10 ～ 9999Hz 。
（2）输入电压幅度 >300mV 。
（3）输入信号波形：任意周期信号。
（4）显示位数： 4 位。
（5）电源： 220V 、 50Hz
-vhdl
- 2022-07-20 20:49:22下载
- 积分：1
-
edge_detect_p
用于检测信号上升沿，输出与时钟相关的正脉冲(Detect the rising edge of the signal)
- 2012-03-27 14:49:21下载
- 积分：1
-
cmsdk_apb_timer
说明： 关于计时器 verilog语言，采用arm架构的m3，可以直接应用于soc(About timer verilog language, USES the arm architecture of m3, can be directly applied to soc)
- 2021-04-26 12:38:45下载
- 积分：1
-
rom_fft
采用xilinx的ROMIP核产生类似正弦信号，经过FFt后可以观察结果(Using the xilinx ROMIP nuclear generating similar sinusoidal signal can be observed through the results after FFt)
- 2013-09-14 20:59:03下载
- 积分：1
-
mux_16bit_sign
16位有符号和无符号乘法器FPGA源代码(16-bit signed and unsigned multiplier FPGA source code)
- 2016-05-09 21:48:03下载
- 积分：1
-
Noc
说明： credit base network on chip(network on chip (noc))
- 2020-06-19 11:40:02下载
- 积分：1
-
add(FLP)
一个32位元的浮点数加法器，可将两IEEE 754格式内的值进行相加(A 32-bit floating-point adder can be both within the IEEE 754 format to add value)
- 2021-04-06 18:19:02下载
- 积分：1
-
tiaozhi
可以产生ASK FSK PSK 等调制信号。非常好用已经实现了所有功能。在硬件测试通过了(Can generate ASK FSK PSK modulated signals and so on. Is very easy to use all the features has been achieved. On the hardware test of the)
- 2009-12-25 23:37:44下载
- 积分：1
-
标准的异步串口通讯设计程序――基于VHDL编程
标准的异步串口通讯设计程序――基于VHDL编程-communication design programme of standard asynchronous serial port base on VHDL programme
- 2023-04-04 00:20:03下载
- 积分：1
